--- title: "Guide complet de la protection ESD des PCB: De la conception à la fabrication, Protégez entièrement vos circuits imprimés" id: "9344" type: "poste" slug: "pcb-esd-protection" published_at: "2025-10-13T08:14:22+00:00" modified_at: "2025-10-13T08:30:20+00:00" url: "https://www.ugpcb.com/news/pcb-tech/pcb-esd-protection/" markdown_url: "https://www.ugpcb.com/news/pcb-tech/pcb-esd-protection.md" excerpt: "Découvrez le guide complet sur la protection ESD des PCB: Sélection de diodes TVS, Disposition du PCB/mise à la terre, stratification multicouche, and IEC61000-4-2 testing to safeguard PCBA reliability." taxonomy_category: - "Technologie PCB" --- "Pourquoi les chips sont-elles endommagées alors que je manipule simplement le [circuit imprimé](https://www.ugpcb.com/product-category/pcb/) normalement?" De nombreux ingénieurs se sentent confus lorsqu'ils sont confrontés à des dommages aux circuits causés par une décharge électrostatique. (ESDE). En fait, le corps humain peut générer une tension électrostatique pouvant atteindre des dizaines de milliers de volts, dépassant de loin la limite de tolérance de la plupart des composants électroniques. Même la plus grande précision [PCB](https://www.ugpcb.com/product-category/pcb/) (Cartes de circuits imprimés) peut être vulnérable à l’ESD. Un contact accidentel peut provoquer une défaillance instantanée de puces valant des milliers de dollars.. Dans le contexte d’appareils électroniques de plus en plus sophistiqués, La protection ESD n'est plus un choix facultatif mais une mesure nécessaire pour garantir la fiabilité du produit. Cet article analysera en profondeur les points clés de la conception et les critiques de fabrication de la protection ESD des PCB, aider vos produits à résister à cet « éclair invisible ». ## 1. Menaces ESD: The Lethal Impact of Invisible Miniature Lightning ESD can be imagined as an invisible miniature lightning. Activités quotidiennes comme la marche, enlever les pulls, ou même ramasser une boîte en plastique peut générer de l'électricité statique. La tension de cette électricité statique atteint souvent plusieurs milliers de volts, voire des dizaines de milliers de volts. Le corps humain lui-même est en fait le plus grand générateur d’électricité statique. Surtout pendant les saisons sèches, L'ESD peut se produire au moment où vous atteignez un PCB. Des objets apparemment insignifiants comme des ordinateurs de bureau en plastique, tapis en fibres chimiques, et les boîtes d’emballage en mousse peuvent toutes devenir « complices » de l’électricité statique. L'ESD nuit aux PCB sous deux formes principales: - **Hard damage**: C'est le dommage le plus direct et le plus évident. L'ESD décomposera instantanément les minuscules circuits à l'intérieur de la puce, causant des dommages permanents à la puce. Par conséquent, le PCB cessera complètement de fonctionner, ou des fonctions spécifiques (tels que les ports série ou les ADC) échouera directement. - **Chronic damage**: C'est plus caché et gênant. L'ESD peut ne pas détruire complètement la puce, mais cela peut causer des micro-dommages aux couches d'oxyde internes et à d'autres structures. Le PCB peut toujours fonctionner normalement maintenant, mais il deviendra instable et aura une durée de vie raccourcie. Il peut soudainement mal fonctionner après quelques jours ou à des températures spécifiques.. Cette panne intermittente est la plus difficile à résoudre pendant le débogage et consomme beaucoup de temps et d'efforts.. ## 2. Diodes TVS: The Precision Lightning Protection System for Circuits TVS (Suppresseur de tension transitoire) les diodes constituent la première ligne de défense contre les menaces ESD et les composants de protection les plus efficaces. Ils agissent comme des « gardes de sécurité pour les signaux de circuit » : ils maintiennent un état de haute impédance dans des conditions normales.. Une fois qu'une impulsion ESD est détectée, ils passent instantanément à un état de faible impédance, détourner l'impulsion haute tension vers la terre et protéger les puces backend. ### 2.1 Golden Rules for TVS Layout Parasitic inductance is the biggest enemy of TVS performance. L'inductance parasite dans le circuit, y compris l'inductance parasite des broches TVS elles-mêmes, affecte la tension de serrage. (Vc) au niveau du circuit intégré principal en cas d'ESD ou de surtensions. L'effet protecteur du TVS suit la formule: **VCL = VBR + RD × IPP**. Parmi eux: - RD est la capacité parasite du TVS lui-même; les produits avec des valeurs RD plus petites ont une meilleure tension de serrage et peuvent protéger les circuits intégrés plus efficacement. - IPP est le courant traversant le TVS pendant l'instant de test. Pour maximiser l’effet de protection des TVS, vous devez vous assurer que la connexion à la terre est aussi courte que possible et placer le téléviseur aussi près que possible de la source ESD. Cela minimise non seulement les EMI (Interférence électromagnétique) sur le PCB mais réduit également le couplage avec d'autres chemins. Le choix d'un appareil TVS avec un temps de réponse inférieur à 1 ns offre une protection optimale pour les interfaces haut débit, essentielle pour PCBA. (Assemblage de la carte de circuit imprimé) fiabilité. ## 3. Disposition des PCB et mise à la terre: The Foundation of ESD Protection Reasonable [Disposition des circuits imprimés](https://www.ugpcb.com/capacity/pcb-design/pcb-layout/) et la conception de la mise à la terre sont les pierres angulaires de la protection ESD. Même sans composants de protection supplémentaires, ils peuvent améliorer considérablement l'immunité ESD du produit. ### 3.1 Points clés pour la disposition des PCB - Les lignes de signaux à grande vitesse doivent être à ≥3 mm du bord de la carte, tandis que les signaux sensibles aux basses fréquences doivent être éloignés de ≥ 2 mm. - Les signaux critiques tels que les lignes d'horloge et les lignes de réinitialisation doivent être entourés de terre (blindage au sol). Disposez les lignes de terre des deux côtés et ajoutez des vias de terre tous les 50 mm.. - Tous les boîtiers métalliques exposés doivent être mis à la terre en un seul point via une résistance de 1 MΩ pour éviter de former une boucle à faible impédance via une mise à la terre directe.. - Une ligne de fuite ≥ 5 mm doit être maintenue entre les composants en contact avec l'utilisateur. (tels que des boutons et des boutons) et la carte principale. Utilisez de la mousse conductrice ou des ressorts métalliques pour réaliser une connexion équipotentielle. - Régler les éclateurs (avec un espacement de 0,2 mm à 0,5 mm) à la position Pin1 du connecteur et au point de mise à la terre du boîtier métallique. Ces mesures peuvent guider efficacement le courant ESD pour qu'il se décharge en toute sécurité et éviter d'endommager les circuits sensibles. ### 3.2 Principles for PCB Grounding Design When designing double-layer or [PCB multicouches](https://www.ugpcb.com/product-category/pcb/multilayer-pcb/) , essayez d'assurer un plan de sol complet et de grande surface. Un plan de sol complet est comme une vaste plaine : il peut rapidement absorber et disperser l'énergie ESD., empêcher l'énergie de s'accumuler en un seul point. En même temps, il fournit un chemin de décharge efficace pour les diodes TVS. Pendant la disposition du PCB, remplissez le réseau de terre avec du cuivre et assurez-vous que le cuivre de terre couvre autant de zone vierge sur la carte (sans traces) que possible. Pour toutes les interfaces externes (tels que les ports USB et les prises d'alimentation CC), connectez le boîtier métallique à la terre de la carte via un condensateur haute tension ou directement. Par ici, Les décharges électrostatiques seront d'abord déviées à travers le boîtier avant d'entrer dans le circuit, améliorant ainsi la protection contre les décharges électrostatiques du PCB au niveau de l'interface.. ## 4. Processus de stratification: The Internal Protection Barrier for Multi-Layer PCBs In multi-layer PCBs, la qualité du processus de laminage est directement liée à la capacité interne de protection ESD de la carte. Si le diélectrique entre deux couches conductrices est trop fin, L'ESD haute tension peut facilement le détruire, causant des dommages permanents. ### 4.1 Core Role of Prepreg Prepreg (matériau composite pré-imprégné) agit comme diélectrique isolant intercouche dans les PCB multicouches. Il s’agit d’un « matériau composite fonctionnel » contrôlé par des procédés de fabrication de précision, sa caractéristique principale étant que la résine est dans un « état semi-durci de stade B » — une caractéristique essentielle pour réaliser un laminage de panneaux multicouches.. Le préimprégné fournit non seulement une liaison physique, mais produit également trois effets: isolation électrique + support structurel. Ses performances d'isolation et ses propriétés diélectriques déterminent directement la fiabilité électrique du PCB: après durcissement, la résistivité volumique est ≥10¹⁴Ω·cm, et la résistance à la tension de claquage est ≥20kV/mm, qui peut bloquer les fuites intercalaires – essentiel pour prévenir les dommages intercalaires induits par les décharges électrostatiques. Les paramètres de base de Prepreg incluent: - Contenu en résine (RC%): Normalement 50 % ~ 70 %, qui détermine la force de liaison intercouche et l'épaisseur de la couche diélectrique. - Fluidité: 15~30mm. - Température de transition du verre (Tg): Normalement 150~200℃. - Constante diélectrique (Ne sait pas): 4.2±0,2 pour le préimprégné FR-4 ordinaire. ### 4.2 Quality Control for the Lamination Process To ensure lamination quality, le coefficient de dilatation thermique (CTE) du préimprégné doit correspondre à celui des panneaux à âme FR-4 et des feuilles de cuivre. Si l'écart CTE de l'axe Z dépasse 5 ppm/℃, des fissures entre les couches sont susceptibles de se produire pendant les cycles de température. Pendant le laminage: - Lorsque la température de la couche intermédiaire est de 80 ~ 130 ℃, la différence de température entre la couche supérieure de la plaque de support et la couche intermédiaire ne doit pas dépasser 25 ℃, et le taux de chauffage ne doit pas dépasser 1,3 ~ 5 ℃/min. - Lorsque la température atteint 85 ± 5 ℃, déterminer le temps nécessaire pour passer de la basse pression à la moyenne pression. - Lorsque la température atteint 110 ± 5 ℃, déterminer le temps nécessaire pour passer de la moyenne pression à la haute pression. Dans la fabrication moderne de PCB, la technologie de presse sous vide a considérablement amélioré la qualité du laminage. L'environnement sous vide évite la formation de bulles et de vides, assurant un écoulement et un remplissage uniformes de la résine préimprégnée, renforçant ainsi la résistance du PCB multicouche à la rupture ESD. ## 5. Advanced Processes and Quality Verification As electronic devices develop toward high-frequency and high-density, La protection ESD est confrontée à de nouveaux défis et nécessite des solutions de processus plus avancées. ### 5.1 Améliorations des processus pour les applications spéciales - **High-frequency communication scenarios**: Préimprégné à faible densité (Nsp = 3,48 ± 0,03, Df<0,004) peut répondre aux exigences de transmission du signal 28 GHz/77 GHz tout en fournissant une protection d'isolation fiable, essentielle pour maintenir l'intégrité du signal et la résistance ESD dans les PCB 5G ou radar automobile.. - **Planches de cuivre épaisses (≥3oz)**: Adopter une « stratification préimprégnée double couche à faible teneur en résine » (52%±1 % par couche, teneur totale en résine 56%) combiné avec une stratification haute pression 8MPa. Cela peut augmenter la résistance à la tension de claquage de la couche diélectrique jusqu'à 3 500 V, améliorant ainsi la protection ESD pour les PCB liés à l'alimentation.. - **[IDH](https://www.ugpcb.com/product-category/pcb/hdi/) (Interconnexion à haute densité) boards**: Nécessite un préimprégné à faible fluidité (18±2mm) + stratification sous vide pour résoudre le problème du débordement de résine microvia de 0,075 mm. Ces traitements spéciaux améliorent non seulement les performances du produit, mais améliorent également la capacité de protection ESD interne du circuit imprimé.. ### 5.2 Quality Verification and Testing Standards A closed-loop quality verification system is crucial for ensuring PCB ESD protection capabilities. Il comprend: - **Incoming inspection**: Utilisez des spectromètres infrarouges pour tester le contenu volatil et des spectromètres diélectriques pour vérifier la stabilité Dk/Df. - **Process monitoring**: Collectez des données de température et de pression en temps réel pendant le laminage. - **Finished product verification**: Effectuer des tests de résistance au pelage intercouches et des tests de résistance d'isolation. The final ESD protection verification must meet the **IEC61000-4-2 Level 4 standard**, c'est-à-dire, test de décharge par contact jusqu'à ± 8 kV et décharge dans l'air jusqu'à ± 15 kV. Après test, les critères suivants doivent être remplis: - Intégrité du signal (eye diagram opening >70%). - Taux d'erreur sur les bits (<1×10^-12). - Operating current fluctuation (<±5%). - Reset times (0 times/test cycle). Today’s chip manufacturing processes are becoming increasingly sophisticated, but this does not mean we can lower our vigilance against ESD. On the contrary, as circuit sizes shrink and operating voltages decrease, components become more sensitive to electrostatic discharge. Excellent PCB engineers consider ESD protection at the initial design stage, integrating protective measures into the “DNA” of the product. This is not only a technical challenge but also a test of responsibility and professionalism—because the best fault repair is to prevent faults from occurring in the first place. Share:[Facebook](https://www.facebook.com/share.php?u=https%3A%2F%2Fwww.ugpcb.com%2Fnews%2Fpcb-tech%2Fpcb-esd-protection%2F&title=Complete+Guide+to+PCB+ESD+Protection%3A+From+Design+to+Manufacturing%2C+Fully+Safeguard+Your+Circuit+Boards+-+UGPCB) [Twitter](https://twitter.com/intent/tweet?via=Twitter&text=Complete+Guide+to+PCB+ESD+Protection%3A+From+Design+to+Manufacturing%2C+Fully+Safeguard+Your+Circuit+Boards+-+UGPCB&url=https%3A%2F%2Fwww.ugpcb.com%2Fnews%2Fpcb-tech%2Fpcb-esd-protection%2F) [LinkedIn](https://www.linkedin.com/shareArticle?mini=true&url=https%3A%2F%2Fwww.ugpcb.com%2Fnews%2Fpcb-tech%2Fpcb-esd-protection%2F&title=Complete+Guide+to+PCB+ESD+Protection%3A+From+Design+to+Manufacturing%2C+Fully+Safeguard+Your+Circuit+Boards+-+UGPCB&source=https://www.ugpcb.com) [WhatsApp](https://api.whatsapp.com/send?text=Complete+Guide+to+PCB+ESD+Protection%3A+From+Design+to+Manufacturing%2C+Fully+Safeguard+Your+Circuit+Boards+-+UGPCB%20-%20https%3A%2F%2Fwww.ugpcb.com%2Fnews%2Fpcb-tech%2Fpcb-esd-protection%2F) **Prev:** [Comprehensive Guide to ESD Protection and MSD Management in PCB Manufacturing: Ensuring SMT Environment Reliability](https://www.ugpcb.com/news/pcba-tech/smt-environment-reliability/) **Next:** [Plasma Nano-Coating (PECVD) Technology: A Revolutionary Solution for PCB and PCBA Protection](https://www.ugpcb.com/news/pcba-tech/pcb-and-pcba-protection/) ## Related - [The Hidden Pitfall of a Tiny Hole – Breaking Through the Three Physical Mechanisms and Engineering Solutions of PCB Via Parasitic Capacitance](https://www.ugpcb.com/news/pcb-tech/pcb-via-parasitic-capacitance-optimization/) - [High-Speed PCB Loop Control: How Return Path Design Defines Signal Integrity and EMI Performance](https://www.ugpcb.com/news/pcb-tech/electronic-design/high-speed-pcb-loop-control/) - [10 PCB Design Details Decide Product Success: Core Layout and Routing Rules from a Senior Engineer](https://www.ugpcb.com/news/pcb-tech/pcb-design-details-and-layout-rules/) - [FPC Full-Process Design Guide: Master the Core Logic of Design-Material-Process Synergy](https://www.ugpcb.com/news/pcb-tech/fpc-design-and-manufacturing-guide/) - [PCB Design Three Essentials: A Complete Guide to Layout, Placement, and Routing](https://www.ugpcb.com/news/pcb-tech/pcb-design-guidelines/) - [Three Major Causes of RF PCB Antenna Loss: How to Reclaim the 3dB Gain Eaten by Your PCB (With Measured Data)](https://www.ugpcb.com/news/pcb-tech/rf-pcb-antenna-loss/) - [The Double-Edged Sword of PCB Copper Pour: Balancing EMI, Yields, and IPC Standards](https://www.ugpcb.com/news/pcb-tech/pcb-copper-pour-2/) - [The “Invisible Killers” Behind Length Matching: Are You Really Routing DDR Correctly?](https://www.ugpcb.com/news/pcb-tech/ddr-high-speed-routing/) - [The Dual Nature of PCB Copper Pour: Solid vs. Hatched Copper – Which Is Right for Your Circuit?](https://www.ugpcb.com/news/pcb-tech/pcb-copper-pour/) - [Breaking the Limits: Deciphering the Extreme Technological Hurdles of NVIDIA‘s Rubin Ultra Orthogonal Backplane PCB](https://www.ugpcb.com/news/pcb-tech/orthogonal-backplane-pcb/) ## Leave a Reply[Cancel reply](/news/pcb-tech/pcb-esd-protection/#respond)