O “Assassinos Invisíveis” Correspondência de comprimento atrás: Você está realmente roteando o DDR corretamente??

Introdução: A falácia da correspondência de comprimento perfeito

No Projeto de PCB comunidade, um mito perigoso persiste: “Combine os comprimentos dos traços, e os problemas de tempo desaparecem.” Muitos engenheiros roteando DDR, Pcie, ou outros ônibus de alta velocidade obcecados pela estética serpentina. Eles comemoram quando os erros de comprimento físico ficam dentro 5 milésimos. Mas quando os relógios do sistema entram na faixa de GHz e as taxas de dados ultrapassam o limite de Gbps, surge um fenômeno frustrante. Os comprimentos físicos são perfeitamente combinados. No entanto, o tempo do sinal varia. O diagrama do olho fecha.

Este fracasso não é falta de esforço. É o trabalho de assassinos invisíveis – efeitos físicos escondidos dentro Laminados de PCB, pacotes de chips, e superfícies de cobre. Hoje, dissecamos as cinco armadilhas mais negligenciadas na correspondência de comprimento em alta velocidade.

1. O efeito do canto interno e o efeito da pele: Por que os elétrons seguem o caminho interno

Considere uma simulação clássica. Dois traços de sinal medem exatamente 100 milésimos. Um é direto. Os outros meandros. Qual sinal chega primeiro ao receptor? A intuição sugere que a linha reta vence. Outros assumem que comprimento igual significa tempo de chegada igual. Simulação prova o contrário: o traço serpentino vence.

Por que isso acontece?

Em altas frequências, a transmissão do sinal não é apenas deriva de elétrons. É a propagação de ondas eletromagnéticas. À medida que as frequências aumentam, elétrons se comportam como pilotos de corrida habilidosos. Eles procuram automaticamente a pista interna – o caminho de menor impedância. Para traços com largura finita, campos eletromagnéticos forçam a corrente a se concentrar ao longo da borda interna de cada curva. Esse “efeito de canto interno” encurta o caminho elétrico real em comparação com a linha central geométrica.

Este é o efeito da pele em ação. De acordo com a teoria eletromagnética, a corrente alternada concentra-se nas superfícies do condutor à medida que a frequência aumenta. A profundidade da pele (d) determina essa penetração.

A fórmula: δ = √(R / sou)

• Em baixas frequências, a corrente preenche toda a seção transversal do cobre.

• No 5 GHz, a corrente flui apenas dentro de alguns micrômetros da superfície do cobre.

O que isto significa? Se você aumentar a espessura do cobre para 2 onças para menor resistência DC, sinais de alta frequência ignoram seu esforço. Eles usam apenas a superfície. Traços mais largos oferecem mais curtos “atalhos da pista interna” nas curvas, criando erros de tempo maiores. Em design de extrema alta velocidade, traços excessivamente largos tornam-se um pesadelo de correspondência de comprimento.

2. Dentro do chip: O comprimento oculto pelo pacote

Medimos cada milímetro de PCB traçar com pinças ou software. Mas será que levamos em conta a distância que os sinais percorrem antes de sair – e depois de entrar – no chip?? Este é o atraso do pino.

Abra um pacote de chips. Dentro, a matriz se conecta a pinos ou esferas através de fios de ligação microscópicos. Em pacotes BGA, o dado fica centralizado enquanto as bolas cobrem toda a superfície inferior. Esses fios de ligação variam dramaticamente em comprimento. Um sinal pode viajar da borda da matriz até a esfera A1 através de um fio curto. Outro pode se originar próximo ao centro da matriz e passar por traços internos complexos até a Esfera B23..

Fabricantes de chips como a Intel afirmam claramente em seus documentos de restrição de tempo: Cálculos de tempo de E/S (tSU, o) deve incluir atrasos internos da lógica central para os pinos do pacote.

A equação de comprimento correta é:
L1 (atraso interno no Chip A) + L2 (Rastreamento de PCB) + L3 (atraso interno no Chip B) = Constante

Se Layout da placa de circuito impresso os engenheiros combinam apenas L2, ignorando as variações em L1 e L3, os sinais chegam ao dado em momentos diferentes - mesmo com traços de tabuleiro perfeitamente combinados. Ferramentas de simulação profissionais e projetos prontos para uso (como layouts de referência MTK) existem precisamente para dar conta dessas diferenças internas. Forçar os engenheiros a copiar as posições de referência garante a correspondência total do atraso.

3. O Efeito Via: Armadilhas de impedância entre camadas

Em designs multicamadas, vias são inevitáveis. Mas as vias representam as descontinuidades de impedância mais típicas nas linhas de transmissão. Pesquisas mostram que através de parasitas degradam severamente a qualidade do sinal.

Principais elementos parasitas:

• Capacitância Parasita: Formado entre via pads e antipads.
  Fórmula aproximada: C = 1.41 * e * T * D1 / (D2 – D1)
  Isso retarda as bordas ascendentes e aumenta o atraso.

• Indutância Parasita: Inerente à estrutura via.
  Fórmula aproximada: L = 5,08h * [ln(4h/d) + 1]
  Isso contribui para o ruído de comutação simultâneo (SSN) e ruído do trilho de energia.

O problema mais profundo: stubs e almofadas não funcionais. Quando um sinal entra na camada 1 e sai na camada 3, a parte via não utilizada da camada 3 para camada 8 torna-se um esboço. Este stub atua como uma antena em altas velocidades, gerando reflexões. A perfuração traseira remove o excesso de material do stub. Mas poucos engenheiros consideram o atraso extra causado por almofadas não funcionais em camadas não utilizadas..

Melhores Práticas: Para grupos de alta velocidade como DQS e DQ, impor contagens de camadas idênticas e por meio de contagens. Nunca adicione vias apenas para corresponder ao comprimento – a descontinuidade da impedância mata a integridade do sinal mais rápido do que alguns milímetros de incompatibilidade de comprimento.

4. Diferenças de velocidade camada a camada: A superfície é realmente mais rápida?

Aqui está um equívoco clássico: “Os traços de superfície são mais rápidos.” A verdade está na constante dielétrica.

Velocidade do sinal (V) no PCB é determinado pela constante dielétrica (É):
V = C / √Er

Onde C é a velocidade da luz (~11,8 pol/ns ou 300,000,000 EM).

• Camada Interna (Stripline): Sinal totalmente incorporado no FR4. FR4 Er varia de 4.2 para 4.5. A velocidade é aproximadamente metade da velocidade da luz: 5.5–6 pol./ns.

• Camada Externa (Microfaixa): O sinal enfrenta FR4 de um lado, ar (É=1) por outro. Isto cria um “constante dielétrica efetiva” (Eref) inferior ao valor nominal do FR4. Resultado: propagação mais rápida, normalmente 6,5–7 pol/ns.

Se um barramento de dados DDR misturar rastreamentos de camada externa e interna, mesmo comprimentos físicos perfeitamente combinados produzem distorções de tempo significativas. Esta diferença de velocidade deve ser compensada através de regras de atraso de propagação, não é uma simples correspondência de comprimento.

5. O efeito de trama de vidro: Buracos dielétricos invisíveis

Finalmente, um assassino microscópico que até as simulações lutam para capturar: o efeito de trama de vidro. FR4 não é homogêneo. É tecido de fibra de vidro impregnado com resina epóxi. A fibra de vidro tem uma alta constante dielétrica (~6). A resina epóxi é muito mais baixa (~3).

Quando um traço de alta velocidade passa diretamente por um feixe de fibra de vidro, a constante dielétrica abaixo dela difere dramaticamente de um traço situado em um “rico em epóxi” área. Isso causa variações pequenas, mas significativas, na velocidade de propagação através do mesmo barramento.. Traços paralelos – um sobre vidro, um sobre epóxi – chega em momentos diferentes .

Soluções:

1. Melhores materiais: Use laminados de alta velocidade de vidro espalhado ou vidro plano para uma distribuição dielétrica mais uniforme.

2. Roteamento de ângulo: Roteie ônibus críticos em ângulos (10° ou 45°) para evitar o alinhamento com a grade de vidro .

Conclusão: De Trace Artist a Timing Doctor

Moderno design de PCB de alta velocidade evoluiu. “Correspondência de comprimento” não é mais uma corrida geométrica. É uma otimização complexa envolvendo ciência de materiais, teoria do campo eletromagnético, e embalagens de semicondutores. Confiar apenas nas leituras de comprimento da EDA é como os cegos e o elefante.

A verdadeira integridade do sinal requer um “atraso total” mentalidade. Inclui atrasos internos do chip, por meio de esboços, e diferenças de material camada a camada em seus cálculos. Quando surgem problemas de tempo inexplicáveis, pare de desenhar. Comece a investigar esses efeitos físicos mais profundos.

Se você precisar de um Fornecedor de placas de circuito impresso quem domina essas complexidades - ou se seu próximo projeto de alta velocidade exigir um orçamento para fabricação especializada e suporte de design - entre em contato com nossa equipe de engenharia. Nós não apenas construímos placas. Resolvemos desafios de transmissão de sinal de DC para GHz.