เทคนิคการตัดแต่ละยูนิตจากเวเฟอร์และบรรจุภัณฑ์เป็นบรรทัดฐานสำหรับวงจรรวมของเซมิคอนดักเตอร์เซมิคอนดักเตอร์มานานหลายทศวรรษ. อย่างไรก็ตาม, ปัจจุบันแนวทางนี้ไม่ได้ถูกนำมาใช้โดยผู้ผลิตเซมิคอนดักเตอร์รายใหญ่ เนื่องจากต้นทุนการผลิตที่สูงและส่วนประกอบ RF ที่เพิ่มขึ้นของโมดูลในปัจจุบัน. ดังนั้น, การเกิดขึ้นของบรรจุภัณฑ์ระดับเวเฟอร์ (WLP) ได้นำไปสู่การเปลี่ยนแปลงกระบวนทัศน์ในการพัฒนาบรรจุภัณฑ์ราคาประหยัด. WLP เป็นเทคโนโลยีการบรรจุระดับเวเฟอร์ก่อนการตัดอุปกรณ์บรรจุภัณฑ์เวเฟอร์.
ใช้เครื่องมือและกระบวนการมาตรฐาน, WLP ทำหน้าที่เป็นส่วนขยายของกระบวนการผลิตแผ่นเวเฟอร์. ในท้ายที่สุด, WLP DIE ที่ผลิตขึ้นจะมีแผ่นโลหะบนพื้นผิวของชิปและมีจุดบัดกรีติดอยู่บนแต่ละแผ่นก่อนที่จะตัดแผ่นเวเฟอร์. นี้, ในทางกลับกัน, ทำให้ WLP เข้ากันได้กับกระบวนการประกอบ PCB แบบดั้งเดิม และช่วยให้สามารถทดสอบอุปกรณ์บนเวเฟอร์ได้. เป็นผลให้, เป็นกระบวนการที่ค่อนข้างประหยัดและมีประสิทธิภาพ, โดยเฉพาะอย่างยิ่งเมื่อขนาดเวเฟอร์เพิ่มขึ้นและชิป DIE หดตัว. ขนาดของเวเฟอร์เพิ่มขึ้นในช่วงไม่กี่ทศวรรษที่ผ่านมา, จาก 4, 6, และ 8 นิ้วเส้นผ่านศูนย์กลางถึง 12 นิ้ว. ส่งผลให้จำนวน DIE ต่อเวเฟอร์เพิ่มขึ้น, ซึ่งช่วยลดต้นทุนการผลิต. ในแง่ของประสิทธิภาพทางไฟฟ้า, WLP เหนือกว่าเทคโนโลยีบรรจุภัณฑ์อื่นๆ, ในแง่ที่ว่าเมื่ออุปกรณ์ WLP ถูกรวมเข้ากับโมดูล RF ที่หนาแน่น, ส่งผลให้การมีเพศสัมพันธ์ปรสิต EM ลดลงอย่างมาก เนื่องจากการเชื่อมต่อระหว่างอุปกรณ์กับ PCB ค่อนข้างสั้น, ต่างจากการเชื่อมต่อแบบใช้ลวดผูกมัดที่ใช้ในเทคโนโลยี CSP บางประเภท.
เทคโนโลยีพลิกชิปชิป WLP
เทคโนโลยีฟลิปชิป, หรือที่เรียกว่าการเชื่อมต่อชิปยุบแบบควบคุม (ค4), เป็นหนึ่งในเทคโนโลยีการประกอบชิปหลายอย่างที่พัฒนาโดย IBM ในปี 1960. แม้ว่าเทคโนโลยีบรรจุภัณฑ์ที่ใช้การเชื่อมด้วยลวดจะมีความยืดหยุ่นมากกว่าในแง่ของความสามารถในการเหนี่ยวนำฟรีสำหรับการแก้ไขข้อบกพร่องในห้องปฏิบัติการหลังจากสร้างฮาร์ดแวร์แล้ว, และยังให้การนำความร้อนที่ดีอีกด้วย, การใช้ส่วนนูนประสานในเทคโนโลยีบรรจุภัณฑ์ฟลิปชิปทำให้การเชื่อมต่อทางไฟฟ้าระหว่างสารตั้งต้นของบรรจุภัณฑ์และชิปช่วยลดขนาดที่สัมพันธ์กัน, ลดเวลาแฝง, และแยกได้ดีขึ้นในแง่ของพินอินพุตและเอาต์พุต. รูป 1 แสดงให้เห็นโครงสร้างพื้นฐานของชิป DIE บนวัสดุพิมพ์, โดยมีลูกประสานที่ด้านบนของคอลัมน์ Cu ที่งอกบนพื้นผิวชิป. ข้อต่อประสานมักจะถูกห่อหุ้มด้วยสารประกอบแม่พิมพ์ตัวเติมเพื่อให้การสนับสนุนทางกลสำหรับข้อต่อประสาน.
เทคโนโลยีพลิกชิปชิป WLP
แพ็คเกจระดับชิป WLP
บรรจุภัณฑ์ขนาดชิป (CSP) เป็นหนึ่งในวิธีการบรรจุภัณฑ์ที่ใช้กันมากที่สุดในอุตสาหกรรมไมโครอิเล็กทรอนิกส์และเซมิคอนดักเตอร์. ในขณะที่เทคโนโลยี CSP หลายประเภทมีให้สำหรับผู้ผลิตไมโครชิปแล้ว, ประเภทใหม่ยังคงเกิดขึ้นเพื่อตอบสนองความต้องการผลิตภัณฑ์ที่รองรับคุณสมบัติใหม่และผลิตภัณฑ์เฉพาะแอปพลิเคชันใหม่. ข้อกำหนดด้านบรรจุภัณฑ์เหล่านี้อาจแตกต่างกันไปขึ้นอยู่กับระดับความน่าเชื่อถือที่ต้องการ, ค่าใช้จ่าย, คุณสมบัติเพิ่มเติม, และขนาดโดยรวม. ตามชื่อหมายถึง, ขนาดบรรจุภัณฑ์ของ CSP นั้นใกล้เคียงกับขนาดชิป DIE โดยประมาณ, ซึ่งเป็นข้อได้เปรียบหลักประการหนึ่ง. โดยการนำกระบวนการผลิตแบบ WLP มาใช้, CSP ได้รับการพัฒนาอย่างต่อเนื่องเพื่อให้ได้อัตราส่วนขนาดบรรจุภัณฑ์-แม่พิมพ์ที่เล็กที่สุดเท่าที่จะเป็นไปได้. ดังแสดงในรูป 2, อาร์เรย์กริดบอล (BGA) รูปแบบของ CSP ในแพ็คเกจช่วยให้สามารถเชื่อมต่อระหว่างกันได้หลายแบบในขณะที่เดินสาย PCB ได้ง่ายขึ้น, เพิ่มปริมาณการประกอบ PCB และลดต้นทุนการผลิต.
บรรจุภัณฑ์ระดับเวเฟอร์
เทคโนโลยีการห่อหุ้มอื่นๆ
มีบรรจุภัณฑ์ IC แบบรวมรูปแบบอื่น ๆ อีกหลายรูปแบบที่ช่วยให้สามารถรวมเข้ากับแพ็คเกจโมดูลที่ปรับแต่งตามแอปพลิเคชันได้อย่างราบรื่น. แพ็คเกจสี่แบน (MF) เป็นหนึ่งในเทคโนโลยีแพ็คเกจ IC แบบยึดบนพื้นผิวที่เก่าแก่ที่สุด,โดยที่โครงสร้างของบรรจุภัณฑ์ประกอบด้วยสี่ด้านพร้อมสายเชื่อมต่อที่ขยายออกไป, ดังแสดงในรูป 3(อัน). สายที่ยกขึ้นนั้นเชื่อมต่อกับกรอบบรรจุภัณฑ์เพื่อสร้างโลหะฉนวน-โลหะ (มิม) ตัวเก็บประจุชนิดระหว่างลีดและชิปโลหะ DIE, ซึ่งสามารถใช้เป็นองค์ประกอบที่ตรงกันได้. เทคนิคนี้เหมาะสำหรับไอซีขนาดมิลลิเมตรซึ่งจำนวนพินต่อพ่วงในแพ็คเกจสามารถเข้าถึงได้มากกว่า 100 หมุด. การห่อหุ้มประเภทนี้มีอนุพันธ์หลายประการ, ขึ้นอยู่กับวัสดุที่ใช้, เช่น เซรามิคแพ็คแบนสี่เหลี่ยม, แพ็คแบนรูปสี่เหลี่ยมบาง ๆ, แพ็คแบนสี่เหลี่ยมพลาสติก, แพ็คแบนสี่เหลี่ยมพลาสติก) และ Metal Quad Flat Pack (MQFP). คิวเอฟเอ็น, Quad Flat ไม่มีตะกั่ว, แสดงในรูปที่. 3(ข) เป็นหนึ่งในเทคโนโลยีบรรจุภัณฑ์แบบติดบนพื้นผิวหลายชนิดที่เกิดจากโครงตะกั่วทองแดงแบนและบรรจุภัณฑ์พลาสติกที่ใช้เป็นแผ่นถ่ายเทความร้อนสำหรับหม้อน้ำ. การเชื่อมลวดยังสามารถใช้สำหรับการเชื่อมต่อระหว่างกัน, และเนื่องจากเส้นพันธะไม่เพียงแต่เป็นตัวนำเท่านั้น แต่ยังเป็นตัวเหนี่ยวนำด้วย, โดยทั่วไปจะส่งผลต่อประสิทธิภาพของอุปกรณ์ภายใต้เทคนิคการห่อหุ้มนี้, เว้นแต่จะถือว่าเป็นส่วนหนึ่งของการออกแบบโดยรวม. แม้ว่า QFN จะเป็นการเชื่อมต่อระหว่างกันที่ประกอบด้วยสี่ด้าน, ผู้นำแบบไม่มีเครื่องบินสองลำ (ดีเอฟเอ็น) ยังได้ปรากฏขึ้นและก่อตัวเป็นเส้นนำระนาบที่เชื่อมต่อถึงกันทั้งสองด้านด้วย.
