Huawei RRU3908 Assembly สถานีฐาน PCB

การประกอบ PCB สถานีฐาน

หน่วยประมวลผลกลาง

การสื่อสารผ่านเครือข่ายได้รับการจัดการโดย Freescale MPC8321 PowerQUICC2 CPU ซึ่งทำงานที่ 200 MHz และมี 2x 256 แรม MB Hynix DDR2. ใช้ PMC QuadPHY 10 ตัวควบคุม GB สำหรับอินพุตออปติคัลสองตัว / เอาท์พุท.

การถอดรหัสและการเข้ารหัสของสตรีมบิตเดี่ยวสำหรับ ADC และ DAC ได้รับการจัดการโดย 3 Altera Cyclone III FPGA และคอนโทรลเลอร์ Huawei SD6151RBI แบบกำหนดเอง.

สตรีมบิตเดียวได้รับการปฏิบัติโดยซีพียู DSP ซีรีส์ Texas Instrument TMS320:

TMS320C6410: DSP แบบจุดคงที่ที่คำนวณด้วยตัวเลขจำนวนเต็มเท่านั้น.
TMS320CT16482: อัน 1 GHz DSP CPU ที่คำนวณตัวเลขทศนิยม.

รับส่วน

สัญญาณอินพุตมาในสองเส้นนอกเฟส และได้รับการปฏิบัติครั้งแรกโดย Skyworks SKY73021-11 1.7 ถึง 2.2 มิกเซอร์ downconversion GHz เพื่อรับความถี่ 2.2 GHz ถึง 550 เมกะเฮิรตซ์.

ออสซิลเลเตอร์ท้องถิ่น: อุปกรณ์อะนาล็อก ADF4110B.
ตัวกรอง SIPAT SAW: ใช้สำหรับการแยกตัว.
เครื่องขยายสัญญาณแบบปรับค่าได้: อุปกรณ์อนาล็อก AD8376, ใช้ก่อนที่สายสัญญาณจะแยกออกเป็นสาย 3G ADC หรือสาย 4G ADC.

3จีไลน์

การแปลงแอนะล็อกเป็นดิจิทัลได้รับการจัดการโดย Analog Devices AD6655-10, 14 บิต 150 ชิป MSPS มีเป้าหมายเฉพาะสำหรับสถานีฐาน 3G.

4จีไลน์

สาย 4G มีส่วนประกอบเพิ่มเติมเล็กน้อย:

2 MCL HSWA+1110 SPDT สวิตช์ RF: ฟีดเข้า 2 Maxim MAX2039E มิกเซอร์แปลงขึ้น/ลง.
ADC: อุปกรณ์อะนาล็อก AD9230-11-200, 11 บิต 200 ชิป MSPS.

เวลาทั้งหมดได้รับการจัดการโดยอุปกรณ์อะนาล็อก AD9516-3, เครื่องกำเนิดสัญญาณนาฬิกา 14 เอาท์พุตพร้อมในตัว 2 ออสซิลเลเตอร์ท้องถิ่น GHz.

ส่งส่วน

สตรีมข้อมูลบิตเดียวจาก Altera Cyclone III FPGA ได้รับการจัดการโดย 2 อุปกรณ์อะนาล็อก TxDAC AD9788, ระบุไว้สำหรับ 16 บิต 800 เอ็มเอสพีเอส.

โมดูเลเตอร์การแปลงค่า: 2 อุปกรณ์อะนาล็อก ADL5375-05, โดยมีตั้งแต่ 400 เมกะเฮิรตซ์ถึง 6 กิกะเฮิรตซ์.
ตัวกรองผ่านแถบเรโซเนเตอร์เซรามิก: 5 จัดฉาก.
การสลับเฟสสัญญาณ: ทรานซิสเตอร์และเทคโนโลยีอีเอ็มซี & ข้อต่อไฮบริด HPJ2F ของ Florida RF Labs.
ปรีแอมพลิฟายเออร์: Freescale MMG3004NT1 เครื่องขยายสัญญาณเชิงเส้นสูง, สามารถ 17 การขยายเสียง dB ในช่วง 400 เมกะเฮิรตซ์ถึง 2.2 กิกะเฮิรตซ์.

การควบคุมความแรงของสัญญาณ

เพื่อควบคุมความแรงของสัญญาณ, ตัวลดทอนสัญญาณแบบดิจิทัล MCL 31R5 อยู่ก่อนขั้วต่อเอาต์พุต. นี่คือก 31.5 ตัวลดทอน dB ที่สามารถทำงานได้ 0.5 ขั้นตอน dB จากอินเทอร์เฟซการควบคุมแบบอนุกรม 6 บิต.

เพาเวอร์แอมป์

เพาเวอร์แอมป์ใช้สองขั้นตอน:

ขั้นแรก: อินฟิเนียน PTMA180402FL 40 วัตต์ RF LDMOS, ให้อาหารสองคน 90 ระดับสัญญาณนอกเฟสไปยังทรานซิสเตอร์สเตจเอาท์พุตผ่าน Xinger II XC1900A-03ข้อต่อไฮบริด S.
ทรานซิสเตอร์สเตจเอาท์พุต: NXP BLF6G20LS-140 140 วัตต์ RF LDMOS.
การรวมตัวกันอีกครั้ง: ใน Xinger II XC1900A-03S hybrid coupler before leaving to the diplexer through a circulator.