毎 高速PCB デザイナーはこの真実を知っています: 信号は前に進むだけではなく、戻ってくる必要もあります.
戻り電流には癖がある. 信号トレースの直下の基準面上を流れます。. 信号がビアを介してレイヤーを変更するとき, 戻り電流も新しい基準面に移動する必要があります. 橋がなければ, 遠回りになる. ループエリアが拡大します, EMIがすぐに上昇します.
3 つのレイヤー移行シナリオ
シナリオ 1: 同じグランドプレーン. 信号は L1 から L3 に移動します, どちらも L2 グランドプレーンを参照します. 帰り道は変わらない. アクションは必要ありません.
シナリオ 2: 異なるグランドプレーン. 信号はL1から遷移します (L2 グランドを参照) L6まで (L5 グランドを参照). 2 つのグランドプレーンは接続されていません. 解決策: を置くステッチング 2 つのグランドプレーンをブリッジするための信号ビアの隣.
シナリオ 3: グランドから電源への基準. これは最も困難なケースです. 信号はL1から移動します (L2 グランドを参照) L4へ (L3 VCC の参照). 電源とグランドはDC絶縁されています. 直接経由接続は不可. 唯一の解決策は、ステッチングコンデンサ, これにより、高周波リターン電流が電源プレーンからグランドに戻ることが可能になります。.
リターンビアをどのくらいの距離に配置する必要がありますか?
距離が効果を決める. 上限は、対象となる最高周波数の波長によって決まります。. の波長 プリント基板 誘電体は:
λ = c / (f × √Dk)
ここで、c は光の速度です (3×10⁸m/s), f は対象の周波数です, Dk は実効誘電率です.
標準の間隔ルール: 最大ビア間隔 ≤ λ/20. これにより、隣接するビア間のギャップが波長に対して十分小さくなり、効果的な放射アンテナとして機能することが回避されます。.
FR-4材用 (DK ≈ 4), さまざまな周波数での λ/20 間隔は次のようになります。:
| 頻度 | FR-4のλ | λ/20間隔 |
|---|---|---|
| 1 GHz | 150 mm | 7.5 mm |
| 3 GHz | 50 mm | 2.5 mm |
| 5 GHz | 30 mm | 1.5 mm |
| 10 GHz | 15 mm | 0.75 mm |
| 20 GHz | 7.5 mm | 0.375 mm |
実際のエンジニアリング規則はこの傾向を裏付けています: 下に 1 GHz, 戻り経由を以内に留めてください 200 信号のミリ; 1–5GHz, 内で 100 ミル; 5–15GHz, 内で 50 ミル; その上 15 GHz, 内で 20 ミル — できるだけ近い.
広く使用されているもう 1 つの経験則: 通常の状態では, 間隔は誘電体の厚さの 2.5 倍を超えてはなりません; その上 10 GHz, 1.5倍まで締める. 例えば, 誘電体層の厚さは 0.2 mm, リターンビアは以下の範囲内に配置する必要があります 0.5 mm.
リターンビアの数? パラメータとは何ですか?
数量の選択:
- シングルエンド信号経由には少なくとも 1 経由で戻る.
- 下に 5 Gbps, 1 十分です.
- 10–25 Gbps: 2 推奨.
- 56 Gbps以上: 3–4 推奨.
測定データによると、 1 に 4 リターンビアにより挿入損失がさらに改善されます。 3 dBで 10 GHz.
差動ペアの場合: 少なくとも 2 つのリターン ビアを差動ビア ペアの両側に対称的に配置する必要があります。. 上記の周波数の場合 10 GHz, 4 つのリターン ビアを推奨します, ビアペアを囲むように斜めまたは正方形のパターンで配置. リターンパスの対称性はトレースの対称性と同じくらい重要です。非対称のリターンパスはコモンモードノイズを引き起こします。.
寸法パラメータ経由:
従来の設計では, 信号経由の寸法は: ドリル径0.2～0.3mm, パッド 0.4 ～ 0.5 mm, アンチパッド 0.6 ～ 0.8 mm. IPC-2221の場合, 標準のスルーホールドリルの直径は 0.3 mm（パッド径あり） 0.6 mm. IPC-2221 では、最小穴直径を 3 つの密度グレードに分類しています - 一般 (あ), 標準 (B), そして高密度 (C) — 最大ピン直径に公差を加えたもの 0.25 mm, 0.20 mm, そして 0.15 それぞれmm. ビアのアスペクト比は通常次のように制限されます。 10:1.
その上 10 GHz, ドリル径を 0.15 ～ 0.2 mm に縮小します。重要なデータポイント: で 28 GHzミリ波アプリケーション, ビアドリル径をから縮小 0.3 mm to 0.2 mm は挿入損失を約改善します 0.8 db/inch. で 28 GHz, 高級 FR-4 材料であっても、1 ～ 3 dB/cm の挿入損失を示します。すべてのデシベルがリンク マージンに直接影響します。.
単一ビアの寄生インダクタンスは、その形状によって決まります。:
L_via ≈ (5.08 ×時間) × [ln(4日/日) + 1] nH
ここで、h はビアの長さ (インチ)、d はドリルの直径 (インチ). 62 ミルの板厚での一般的な 12 ミルのドリルでは、約 0.95 インダクタンスのnH, について表す 6 におけるインピーダンスのΩ 1 GHz。複数の並列リターンビアにより実効インダクタンスが比例的に減少します: L_有効 = L_経由 / N. これが、高周波設計で複数のリターン ビアが必要となる理由です。単一のビアだけではプレーン間インピーダンスを抑制することはできません。.
ステッチングコンデンサ: 電源からグラウンドへの移行のための唯一のソリューション
接地基準から電源基準に移行するとき, 唯一の選択肢はステッチングコンデンサ.
コンデンサの選択は任意に行うことはできません。コンデンサは、自己共振周波数よりも低い周波数でのみ容量性を持ちます。それより高い周波数では、, 誘導的になる. 選択のガイドライン:
- 下に 500 MHz→ 100 nf
- 500 MHz – 2 GHz→ 10 nf
- その上 2 GHz→ 1 nF以下
パッケージサイズが重要: 0201 または 01005 — 最小の寄生インダクタンス. 等価直列インダクタンス (ESL) ステッチングコンデンサの は ≤ である必要があります 0.3 nH 未満の誘導リアクタンスを確保するため 1 Ωで 5 GHz. かつて使用されていた0603パッケージのハイエンドサーバーマザーボード 10 nFコンデンサ (ESL = 0.85 nH) PCIe 上 4.0 車線, その結果 23% 受信機でのアイハイトの劣化とビット誤り率が 10⁻¹² しきい値を超えている.
配置: コンデンサーを中に配置します 50 信号のミリ, 各端から対応するプレーンまで少なくとも 2 つのビアがある. エンジニアリング実務では、多段階並列戦略: 0.1 ～ 1 nF を一次ステッチング コンデンサとして使用します.
5 つの厳格なルール
- すべての信号ビアには、近くにリターン ビアまたはステッチング コンデンサが必要です — できるだけ近くに.
- 分割された基準面を越えて信号を配線しないでください。 — やむを得ない場合, 交差点にステッチングコンデンサを配置します.
- 高速信号は、同じプレーンを参照するレイヤー間で優先的に遷移する必要があります。 — グランドから電源への移行を回避します.
- 周波数に応じてリターンビア間隔を選択 — λ/20が上限です, 推奨値ではありません.
- 電源プレーンが基準となる場合, 2 つの追加の高周波デカップリング コンデンサを配置します。 (0.01 μF) 転換点付近で.
覚えておきたい一文
信号がレイヤーを変更する前, 最初に帰りの経路を計画する. リターン電流はスタックアップの意図を気にしません - 物理学に従います. パスを指定しない場合, それは一つを見つけるだろう — そしてその道は放射状に広がるだろう.
次の高速 PCB プロジェクトの見積もりが必要です? 10G イーサネット バックプレーンを設計しているかどうか, PCIe Gen5/6 インターフェイス, または 5G ミリ波 RF ボード, ファーストパスの成功には、配置による適切なリターンが重要です。無料の DFM レビューと簡単な見積もりについては、今すぐ当社の PCB 設計および製造チームにお問い合わせください。.
データソース宣言
この記事で引用されている技術データと設計ルールは、次の信頼できる情報源から得られています。:
- IPC-2221C - プリント基板設計に関する一般規格 — ビアホール径, パッド, アスペクト比, およびその他の設計仕様
- IPC-6012F - リジッドプリント基板の認定および性能仕様 — 穴の公差と製造クラスの要件
- ケイデンスの学術リソース — 高速設計における RF 経由遷移
