プリント基板設計, 製造, プリント基板, PECVD, ワンストップサービスを使用したコンポーネントの選択

ダウンロード | について | 引用 | サイトマップ

PCB クロストークの詳細: 電磁結合メカニズムから高速設計のための実用的な抑制戦略まで上記 28 Gbps - UGPCB

電子設計

PCB クロストークの詳細: 電磁結合メカニズムから高速設計のための実用的な抑制戦略まで上記 28 Gbps

真夜中を過ぎても研究室は静かです. オシロスコープ上のアイダイアグラムはそのためのものです 28 Gbps PAM4 信号が単にオープンを拒否する - 過剰なジッター, ギザギザのエッジ - インピーダンスをチェックしました, 長さの一致, そしてスタックアップ. すべてが見える “標準。” 次に、TDR をスイープします (時間領域反射率計) 被害者トレースに沿ってノイズ波形がそのすぐ隣を走るクロック ラインのスイッチング エッジと一致していることを確認します。. これは想像ではありません. これはクロストークです。2 つの平行なトレース間の静かなエネルギー伝達です。.

容量性結合と誘導性結合: 二つの隠された道

クロストークは隣接する相互接続間の電磁結合によって発生します。, 2つの異なるメカニズムによって媒介される.

容量結合 トレース間の寄生容量を介してエネルギーを伝達します. 電圧変化が速いほど (dV/dt) アグレッサーライン上, 相互容量を介してビクティムラインに注入されるノイズ電流が多くなります。Cₘ. 誘導結合 相互インダクタンスを通じてエネルギーを伝達します大ₘ — 現在の変更 (ディ/デット) 攻撃側にノイズ電圧が発生し、被害側にノイズ電圧が発生します。.

総クロストーク電圧は、IPC-2221 で確立されたフレームワークに従って表現できます。, プリント基板およびその他のコンポーネントの取り付けまたは相互接続構造の基礎設計標準:

Vₙ = k × (V_d × C_d + I_d × L_d)

ここで *k* は結合係数です, CD は分布容量です, そしてL_d は分布インダクタンスです.

PCB の容量性誘導結合の等価回路モデル

測定データが明確に描写. のために 50 Ωマイクロストリップライン付き 8 ミルトレース幅と 4 ミル誘電体の厚さ, ~からの間隔を広げる 8 ミル (1w) に 12 ミル (1.5w) 容量性クロストークのピークを約減少させます。 35%. さらに増加 16 ミル (2w) 追加のみが得られます 9% 削減. これは 3W を超えることを示します。 (24 ミル), 限界利益は急激に減少します。クロストーク振幅は間隔に対して線形に変化せず、指数関数的に減衰します。.

ニアエンド vs. ファーエンド: 異なる方向, さまざまな行動

近端クロストーク (次) アグレッサー信号の発射端でドライバーに向かって結合します. その振幅は以下に達することができます 10% に 20% アグレッサー信号の, しかし、それはカップリングの長さに依存しない — 結合長が飽和長を超えると (信号の立ち上がり時間に伝播速度の半分を乗じた値にほぼ等しい), NEXT 振幅の増加が停止する. NEXT はローカル ジオメトリのみに依存します.

遠端クロストーク (フェスト) 信号の遠端に現れ、その振幅は結合長に比例しますが、誘電損失により高周波成分が抑制されます。, そのため、長いトレースでは時々生成される少ない フェスト.

あ 28 Gbps PAM4 リンク シミュレーションはこれを明確に示しています: で 15 mm カップリング長さ, FEXT の最大値に達する -28 DB. まで拡張 30 mm は FEXT を改善します。 -31 高周波減衰によるdB.

固体基準面上, クロストークに対する容量性と誘導性の寄与は、大きさがほぼ等しい. FEXT用, それらは極性が逆であり、打ち消し合う傾向があるためです。ストリップライン構造は本質的に低い FEXT を示します. マイクロストリップライン, しかし, 電場が部分的に空気を通過する, 容量結合と誘導結合の間に不均衡が生じ、FEXT が無視できなくなります。.

3W ルール: 効果的, ただし前提条件あり

The “3wルール” それはほとんどの人にとって実質的に本能的なものです プリント基板 エンジニア — トレース幅の少なくとも 3 倍のトレース間隔を維持する. しかし、多くの人はその前提条件を見落としています.

中心間距離が3Wに達したとき, 約 70% 電場のエネルギーが各誘電体領域内に閉じ込められる, 結合容量を許容レベルまで低減する. 異なる間隔レベルにより、次のクロストーク減衰特性が得られます。:

トレース間隔クロストークの減衰評価
1w約 -20 DB重要な, 受け入れられない
2w約 -30 DB適度
3w約 -38 DBほとんどのデザインに適用可能
4w約 -42 DB素晴らしい

3W ルールによりクロストークを以下に抑えることができます -35 DB, ほとんどのデザインで許容されます. しかし, この結論は 3 つの前提条件に基づいています: 連続した基準面, 均一な誘電特性, 以下の動作周波数 5 GHz.

の測定データ 50 Ω マイクロストリップ ラインは、間隔を 3W から 2W に減らすと NEXT が約 3W 低下することを示しています。 9 DB. 基準面に隙間がある場合, 劣化は急激に進みます 15 DB. 上記のデザインの場合 28 Gbps (ナイキスト周波数 14 GHz), 追加の抑制技術と組み合わせて 5W ~ 7W の間隔を検討してください.

ガードトレースとリターンパス制御: 間隔だけを置くよりも効果的

ビクティム ラインの両側に接地されたガード トレースを配置する, 毎回グランドビア付き 100 に 200 ミル, NEXTをさらに減らすことができます 20 DB.

あ 10 Gbps バックプレーンのケーススタディが有効性を実証: 絶縁を介したグランドを持たない隣接する LVDS ペアが表示される 180 mVpp 誘導クロストーク. 行を追加すると、 0.3 mm グランドビアごと 10 mmはクロストークを減少させました 75 mVpp — ほぼ 60%.

形 2: グランドビアアレイを使用したガードトレース — クロストーク抑制の比較

接地されたガードトレース アレイ経由の接地 クロストーク抑制の比較

キーガードトレースの設計上の考慮事項:

  • 追加の容量結合を避けるために、ガード トレースと信号トレースの間に少なくとも 3W の間隔を維持してください。
  • ビア間隔を ≤ λ/10 に保つ (ここで、λ は最高の信号周波数における波長です。)
  • のために 10 Gbps信号, グランドビアアレイの間隔を以下に制限してください 6 mm

リターンパス制御 単に間隔を広げるよりも効率的であることが判明. 信号と基準面の間隔を縮小する 8 ミルから 4 mil は電界閉じ込めを強化し、誘導結合係数を約 1 だけ減少させます。 40%. これが理由です信号を固体のグランドプレーンの近くにルーティングすると、本質的にクロストークが抑制されます。.

診断と戦略: まず支配的なメカニズムを特定する

クロストーク抑制の最初のステップは、やみくもに間隔を広げたり、ガード配線を追加したりすることではありません。診断. TDR または VNA を使用してビクティム トレースをスイープし、結合ノイズ波形とアグレッサー信号の関係を調べます。:

  • ノイズ同相 侵略者と →容量結合が支配的な → 間隔を広げることを優先する, レイヤーの変更, 並列実行の短縮
  • ノイズ位相がずれている 侵略者と →誘導結合が支配的 →リターンパスを減らすことを優先する, グランドプレーンに近い配線, そしてガードトレースを追加します

クロストーク管理は、結局のところ、容量結合と誘導結合のどちらが支配的なのかを理解することによって決まります。, その後、適切な治療法を適用する. 間隔を広げることで容量結合に対処します. リターンパスを制御して誘導結合に対処する. ガードトレースとビアは包括的なセーフティネットを提供します. すべてのシナリオに適用できる単一のテクニックはありません.

データソース宣言:

この記事での IPC 標準への参照は、IPC-2221 に基づいています。プリント基板設計に関する一般規格. 3W ルールのクロストーク減衰データは、業界標準の設計ガイドラインとシミュレーション検証を参照しています。. The 28 Gbps PAM4 リンク シミュレーション データは、高速シグナル インテグリティ設計文献を参照しています。. NEXT および FEXT カップリング メカニズムの説明はシグナル インテグリティの教科書ソースを参照.

前へ:

次:

返信を残す

伝言を残す