EMC (電磁互換性) デザインというのは プリント基板 エンジニアにとって、軍事指揮官にとって戦場戦術とは何なのか – 一歩間違えば戦役全体が犠牲になりかねない. 今日の高速デジタル システムと混合 RF 回路の時代, 以上 85% 放射性エミッション障害の原因は、フィルタリングにおける PCB レベルの欠陥に遡ります, 不連続シールド構造, または間違ったグラウンディング戦略. EMC 問題は決して孤立した障害ではありません; それらはシステムの崩壊です.
EMC 設計は最終的には 3 次元で機能します: シールド, フィルタリング, そして接地 – シールドがケージ内の干渉をトラップします, フィルタリングは回線上の干渉をブロックします, 接地は干渉に逃げ道を与えます. この 3 つの要素が城の防御システムを形成します。: 遮蔽物は壁です, フィルタリングはゲートです, そして接地は堀です. 門が開いたままでは厚い壁は役に立たない; 頑丈な門は堀がなければ役に立たない.
章 1: シールド - ケージ内で干渉を捕捉
1.1 シールドの本質
シールドには導電性または磁性材料を使用して密閉面を形成します. この表面は、電磁場を定義された領域内に閉じ込めるか、外部場の侵入を防ぎます。. アドレスのシールド空間結合 – つまり容量結合, 誘導結合, と放射結合.
電磁波がシールドに当たると, 3つの現象が起こる:
| 機構 | 原理 | 主要な影響要因 |
|---|---|---|
| 反射損失 (R) | インピーダンスの不整合によるシールド表面での波の反射 | 材料の導電率, 波のインピーダンスの不一致 |
| 吸収損失 (あ) | 波動エネルギーが浸透中に熱に変換される | 材料の導電率, 透過性, 厚さ |
| 多重反射 (B) | シールド内で繰り返される内部反射 | シールドの厚さ, 内部構造 |
総合的なシールド効果: SE = R + あ + B (DB)
吸収損失 A は次のように計算できます。A = 8.69 × (t/d), ここで、t はシールドの厚さ、δ は表皮の深さです. これはつまりシールド材の 1 表皮深さは約 9 吸収損失のdB; 厚みを2倍にするとさらに厚みが増します 9 DB.
1.2 電界シールド vs. 磁場シールド
| 比較 | 電界シールド | 磁場シールド |
|---|---|---|
| 干渉源 | 高電圧, 低電流 | 大電流, 低電圧 |
| 材料の選択 | 高い導電性 (銅, アルミニウム) | 高い浸透性 (鉄, ミューメタル) |
| 原理 | 電場を反射する, 反対側のフィールドを作成します | 磁束を流す, それを内側に集中させる |
| 接地要件 | 接地する必要があります | 必須ではありません |
| 厚さの要件 | 薄くて十分 (表皮効果) | 十分な厚みが必要 |
1.3 5 つの重要なシールド設計ルール
- 材料の選択: 電場と遠距離場には銅またはアルミニウムを使用; 低周波磁場に強磁性材料を使用する.
- シームコントロール: 縫い目の長さを λ/20 未満に保つ; 導電性ガスケットを使用する.
- 絞り制御: 穴の寸法は λ/20 未満に保つ; 開口部の数を最小限に抑える.
- ケーブル貫通部: 貫通ポイントにはフィルタ付きコネクタまたはシールド付きアダプタを使用します.
- 接地: シールドは適切に接地する必要があります; さもないと, アンテナになります.
シールドには限界がある. 低周波磁場をシールドするのは非常に困難です (厚い強磁性材料が必要). 開口部と縫い目は性能を著しく低下させます. シールドは高価です, 重い, そして製造が複雑です。シールドは最後の防御線です – 最初にソース管理とフィルタリングを優先します.
章 2: フィルタリング – 回線上の干渉をブロック
2.1 フィルタリングの本質
フィルタリングにより、周波数選択性のネットワークが信号パスに挿入されます。. このネットワークは干渉をブロックしながら目的の信号を通過させます. アドレスのフィルタリング伝導結合 – ケーブルを介して伝播する干渉.
ローパスフィルター ほとんどの干渉は高周波であるのに対し、有用な電力と信号は低周波であるため、EMC アプリケーションで最も一般的なタイプです。.
2.2 パワー EMI フィルタ – 古典的な EMC フィルタ
スイッチング電源には電源EMIフィルタを標準装備. その典型的な構造は X 個のコンデンサで構成されます, Yコンデンサ, およびライブ間に接続されたコモンモードチョーク, 中性, とアース線.
| 成分 | 抑制モード | 代表的なパラメータ |
|---|---|---|
| Xコンデンサ | ディファレンシャルモード干渉 | 0.1–2.2μF |
| Yコンデンサ | コモンモード干渉 | 1–4.7nF |
| コモンモードチョーク | コモンモード干渉 | 1–10mH |
| 差動モードインダクタ | ディファレンシャルモード干渉 | 数十～数百μH |
2.3 コア指標: 挿入損失
挿入損失 (イリノイ州) フィルタの性能を評価するための重要なパラメータです. フィルタ挿入前後の負荷側電圧の比として定義されます。:
IL = 20log₁₀(V₁/V₂) (DB)
あたりCISPR 17:2011, パッシブ EMC フィルタリング デバイスの無線干渉抑制特性を測定する方法を規定します。, 高品質の DC パワー フィルタが達成する必要があるコモンモード挿入損失 ≥ 40 dB および差動モード挿入損失 ≥ 30 DB 向こう側 150 kHz – 30 MHz 伝導放射帯域. CISPR 17 50Ω/50Ω対称を含むテスト構成を定義します (ディファレンシャルモード) そして非対称 (コモンモード) 測定値, 0.1Ω/100Ωや100Ω/0.1Ωトポロジなどの非50Ωシステムも同様.
2.4 4 つのフィルター設計原則
- コモンモードが先, 次にディファレンシャルモード: コモンモード干渉は通常、処理が困難です; コモンモードフィルタの設計を優先する.
- 発生源の近くに置く: フィルタを干渉源または敏感なポートのできるだけ近くに配置します。.
- 心のインピーダンスマッチング: フィルタは電源インピーダンスと負荷インピーダンスの間で動作します。; インピーダンスの不整合により性能が大幅に低下します. CISPR による 17, 非対称インピーダンス試験 (例えば。, 0.1Ω/100Ω) 最悪の条件下でのフィルタの性能を検証するために使用する必要があります.
- 十分に地面を掘る: Y コンデンサとフィルタの共通端子は、低インピーダンスでグランドに接続する必要があります。.
章 3: グラウンディング – 干渉に逃げ道を与える
3.1 グラウンディングの本質
接地には 2 つの主要な目的があります: 安全接地 (故障電流経路を提供して人員を保護する) そして信号接地 (回路に基準電位を提供し、干渉電流に対して低インピーダンスのリターンパスを提供します。). EMCは主に信号接地に焦点を当てます.
接地により問題が解決されます。ループ 問題 – 干渉電流には低インピーダンスのリターンパスが必要です. 接地が不十分だと、意図しない経路に干渉電流が発生します。, カップリングの作成.
3.2 接地インピーダンス - 高周波ではインダクタンスが支配的
PCB 配線またはワイヤのインピーダンスには、抵抗 R と誘導リアクタンス XL が含まれます:
Z = R + jXL = R + j2πfL
PCB トレースを考慮してください 10 長さcm, 1.5 幅 mm, そして 50 厚さμm:
- 抵抗: R = ρL/s = 0.02 × 0.1 / (1.5 × 0.05) ≈ 0.026 おお
- インダクタンス: 約0.08 μH (0.8 μH/m 自己インダクタンス)
- で 1 MHz, 誘導リアクタンス: XL = 2π × 1×10⁶ × 0.08×10⁻⁶ ≈ 0.5 おお - 19 抵抗の倍!
重要な結論: 高周波数で, インダクタンスがインピーダンスを支配します。接地経路を短くすることがインピーダンスを下げる最も効果的な方法です. ソリッドグランドプレーンは最も低いインピーダンスを提供します. 平角導体 (銅箔) 円形導体よりも高周波インピーダンスが低い (ワイヤー).
3.3 3つの接地方法
| 接地方法 | 原理 | 周波数範囲 | アドバンテージ | 短所 |
|---|---|---|---|---|
| 一点接地 | すべての接地点は 1 つの点に接続されます | <1 MHz | グランドループなし | 高周波での高インピーダンス |
| 多点接地 | 各グランド ポイントはローカルにグランド プレーンに接続します | >10 MHz | 低い高周波インピーダンス | グランドループが可能 |
| ハイブリッド接地 | 低周波での単一点, 高周波での多点 | ブロードバンド | 低周波と高周波のバランスをとる | 複雑なデザイン |
実際に, ほとんどの製品には、低周波回路と高周波回路の両方が含まれています。ハイブリッド接地は主流のエンジニアリングアプローチです – 低周波部の一点接地 (グランドループの回避) 高周波部の多点接地 (インピーダンスを下げる). コンデンサとインダクタにより、 “周波数選択性接地。”
3.4 ソリッド グランド プレーンの利点
固体グランドプレーンは、電流の低インピーダンスリターンパスを提供します。, 騒音を減らす, 回路の信頼性を向上させます. 多層基板の場合, PCB の広い領域をグランド専用にし、コンポーネントを可能な限り最短のルートで接続することで、グランド インピーダンスを最小限に抑えます。. 連続したグランドプレーンは、高速または敏感な配線の下でシールドとして機能します。, 漂遊電磁場を吸収します, クロストークを減らす, EMC パフォーマンスを向上させます.
章 4: 3 つの相乗効果 – 1+1+1 > 3
4.1 相乗効果が不可欠な理由
各テクニック – シールド, フィルタリング, および接地 – 単独で使用すると制限があります. しかし、彼らが一緒に働くとき、, 効果は倍増する:
| シナリオ | 結果 |
|---|---|
| シールドが接地されていない | ほとんど役に立たない; シールドは二次ラジエーターになります |
| フィルターが接地されていない | 高周波フィルタリングが失敗する |
| 不十分な接地システム | シールドがアンテナになる; フィルターが結合経路となる |
| 3人全員が協力して | 最大限の効果 |
4.2 ケーススタディ: スイッチモード電源のEMC設計
ステップ 1 – ソース管理: MOSFETゲート駆動の最適化 (スイッチングスルーレートを下げる). 最適化する PCB レイアウト (パワーループ領域を最小限に抑える). RCDスナバ回路を追加します。パワーループ領域を縮小することで、 50% 放射性エミッションを約低減できる 12 DB.
ステップ 2 – フィルター設計: X個のコンデンサを取り付けます, コモンモードチョーク, および入力の Y コンデンサ (パワーEMIフィルター). 出力にLCフィルターを追加します。. 制御 IC の電源ピンにデカップリング コンデンサを配置します。.
ステップ 3 – 接地設計: 電源グランドと信号グランドを分離する; それらを一点で接続します. Y コンデンサをシャーシのローカルに接地します. ヒートシンクを接地する.
ステップ 4 – シールド設計: MOSFETと整流器の上にシールド缶を追加します. トランスにファラデーシールド層を追加する. 重要な信号を内側の層に配線し、両側にグランドプレーンを配置.
4.3 ケーススタディ: 高速デジタル基板のEMC設計
ステップ 1 – ソース管理: 制御信号の立ち上がり時間 (直列終端抵抗). クロックトレースを I/O コネクタから遠ざけてください. 差動ペアを対称的に配線する.
ステップ 2 – 接地設計: しっかりとした接地面を維持する; 分裂を避ける. I/O エリア専用の別のグランド プレーン セクションを用意し、シャーシに接続します。.
ステップ 3 – フィルター設計: I/Oラインにコモンモードチョークを追加. 電力入口点でπ型フィルタを使用する. すべての IC 電源ピンにデカップリング コンデンサを配置します。標準的な 6 層基板スタックアップの場合, レイヤー上の固体グランドプレーン 2 そして 5 全域で 15 ～ 25 dB の放射抑制を提供します。 30 MHz – 1 GHz帯.
ステップ 4 – シールド設計: シールドされた I/O コネクタを使用する. シャーシの継ぎ目に導電性ガスケットを塗布する. 重要な信号を内層にルーティングする.
章 5: 設計の優先順位 – ソース管理が常に最優先されます
5.1 5層防御
| 層 | 測定 | 効果 | 料金 |
|---|---|---|---|
| 層 1 | ソース管理 (コンポーネントの選択, レイアウトの最適化) | 根本的な解決策 | 最低 |
| 層 2 | ループ設計 (ループ領域を最小限に抑える, インピーダンスマッチング) | 大幅な改善 | 低い |
| 層 3 | フィルタリング | 効果的な抑制 | 中くらい |
| 層 4 | 接地 | 計画的な改善 | 中くらい |
| 層 5 | シールド | 最後の手段の解決策 | 最高 |
基本原則: 可能な限りソースで解決する; ソースで除去できないものだけをフィルタリングする; シールドは最後の手段としてのみ使用してください.
5.2 ソース管理が最も重要な理由
| 比較 | ソース管理 | 是正措置 (フィルタリング/シールド) |
|---|---|---|
| 効果 | 基本的 | 症状の治療 |
| 料金 | ほぼゼロ | 追加のコンポーネント/材料が必要です |
| 信頼性 | 高い | 温度/経年変化により劣化する可能性があります |
| デザインの自由度 | 高い | スペースとコストの制約がある |
| 生産の一貫性 | 良い | コンポーネントの公差の影響を受ける |
MOSFETのスイッチング速度を低下させる 30% 高周波ノイズを 6 ～ 10 dB 下げることができ、どのフィルターよりも効果的です.
章 6: EMC 設計チェックリスト – クイック リファレンス
概略ステージ
- □ 電源入力にはEMIフィルタが付いています; すべての IC 電源ピンにはデカップリング コンデンサがあります
- □ 高速信号には終端抵抗が付いています
- □ I/O ラインは TVS/ESD 保護を備えています
- □ クロックには RC フィルタリングまたはスペクトラム拡散が付いています
- □ 高電圧部と低電圧部間の絶縁はIPC-2221要件を満たしています
PCB レイアウト段階
- □ パワーループ領域の最小化; パワーデバイスを近くに配置
- □ アナログ/デジタル/パワー/RFセクションを分割
- □ I/Oコネクタをまとめてノイズ源から離して配置
- □ クロックトレースを I/O から遠ざける; 両側にグランドプレーンを備えた内層に配線
- □安定した接地面を維持; 分裂を避ける
機械式・構造式ステージ
- □ 重要なノイズ源にシールド缶を追加; シールド接地抵抗 ≤ 0.1 おお
- □ 縫い目は導電性ガスケット処理済み; ギャップ長さ < l/20
- □ シールドケーブルとコネクタを使用
- □ シールド, PCBグランド, およびシャーシグランドは低インピーダンスで接続されています
- □ 通気孔はλ/20以下に保つ; 必要に応じて導波管の通気口を使用する
結論: EMC設計はシステムエンジニアリングです
EMC設計は点的なソリューションではなく、重要です。システムエンジニアリング.
シールド, フィルタリング, とグラウンディングは切り離せないトリオを形成します.
しかし、核となる原則を忘れないでください: ソース管理が最初にあります, フィルタリングは中盤のサポートを提供します, シールドは最後の防御線です, そしてグラウンディングはすべてを貫く基礎です.
EMC ラボのスペクトラム アナライザで踊る放射スパイクに直面したとき, それらをあなたの決定に遡って追跡します プリント基板設計 図面 – 配置に関するあらゆる選択, ルーティング, デカップリング, 接地, そしてシールド - これらが成功か失敗を真に決定する選択です.
EMC は製品では測定されません; それはそれに設計されています.
データソースステートメント:
この記事で引用されている技術データと規格は、次の情報源に基づいています。:
- シールド効果の公式 SE = R + あ + B と吸収損失の式 A = 8.69 × (t/d) 電磁シールド理論の文献から参照されています.
- 挿入損失の定義 IL = 20log₁₀(V₁/V₂) そしてCISPR 17:2011 標準要件 (コモンモード ≥40 dB, 差動モード ≥30 dB 150 kHz～30MHz帯域) CISPR から参照されています 17:2011 - パッシブEMCフィルタリングデバイスの抑制特性の測定方法.
- PCB トレースのインピーダンス計算 R = ρL/s および誘導リアクタンス XL = 2πfL は、PCB 接地および干渉抑制の技術文献から参照されています。.
- PCB レベルの EMC データ (85% PCB レベルの問題に起因する放射性エミッション障害の割合; 15 ～ 25 dB の 6 層基板のグランドプレーン抑制) EMC トラブルシューティングおよび実際の設計文献から参照されています。.
- PCB 電気要件の IPC-2221 標準フレームワーク (接地, シールド, 信号の完全性) IPC-2221 から参照されています –プリント基板設計に関する一般規格.
- UL PCB 安全規格 (UL 796 リジッドプリント配線板用) ULから参照されています 796 - プリント配線板の規格.
