UGPCB 로고
“왜 칩만 다루면 칩이 손상되나요? 회로 기판 보통?” 많은 엔지니어들은 정전기 방전으로 인한 회로 손상을 직면할 때 혼란스러워합니다. (ESD). 사실은, 인체는 대부분의 전자 부품의 허용 한계를 훨씬 초과하는 수만 볼트에 달하는 정전기 전압을 생성할 수 있습니다..
가장 정밀한 것조차 PCB (인쇄 회로 기판) ESD에 취약할 수 있음. 실수로 만지면 수천 달러 상당의 칩이 즉시 고장날 수 있습니다..
오늘날 점점 더 정교해지는 전자 기기를 배경으로, ESD 보호는 더 이상 선택 사항이 아니라 제품 신뢰성을 보장하기 위한 필수 조치입니다.. 이 기사에서는 PCB ESD 보호의 주요 설계 포인트와 제조 중요 사항을 심층적으로 분석합니다., 귀하의 제품이 이러한 "보이지 않는 번개"에 저항하도록 돕습니다.
1. ESD 위협: 보이지 않는 소형 번개의 치명적인 영향
ESD는 눈에 보이지 않는 소형 번개로 상상할 수 있습니다.. 걷기 등 일상활동, 스웨터를 벗다, 플라스틱 상자를 집는 것만으로도 정전기가 발생할 수 있습니다.. 이 정전기의 전압은 종종 수천 볼트에 이릅니다., 아니면 수만 볼트라도.
인체 자체는 실제로 가장 큰 정전기 발생기입니다.. 특히 건기에는, PCB에 손을 뻗는 순간 ESD가 발생할 수 있습니다.. 플라스틱 데스크탑과 같이 사소해 보이는 품목, 화학 섬유 카펫, 폼 포장 상자는 모두 정전기의 "공범자"가 될 수 있습니다.
ESD는 두 가지 주요 형태로 PCB에 해를 끼칩니다.:
- 심한 손상: 이는 가장 직접적이고 명백한 피해이다.. ESD는 칩 내부의 작은 회로를 즉시 분해합니다., 칩에 영구적인 손상을 초래함. 결과적으로, PCB가 완전히 작동을 멈춥니다., 또는 특정 기능 (직렬 포트 또는 ADC와 같은) 직접적으로 실패할 것이다.
- 만성 손상: 이게 더 숨기고 귀찮아. ESD가 칩을 완전히 파괴하지 못할 수도 있습니다., 그러나 내부 산화층 및 기타 구조물에 미세한 손상을 줄 수 있습니다.. PCB는 지금도 정상적으로 작동할 수 있습니다., 그러나 불안정해지고 수명이 단축됩니다.. 며칠 후 또는 특정 온도에서 갑자기 오작동할 수 있습니다.. 이러한 간헐적인 오류는 디버깅 중에 문제를 해결하기 가장 어려우며 많은 시간과 노력을 소모합니다..
2. TVS 다이오드: 회로용 정밀 낙뢰 보호 시스템
TV (과도 전압 억제기) 다이오드는 ESD 위협에 대한 첫 번째 방어선이자 가장 효과적인 보호 구성 요소입니다.. 이는 "회로 신호의 보안 가드" 역할을 하며 정상적인 조건에서 높은 임피던스 상태를 유지합니다.. ESD 펄스가 감지되면, 즉시 낮은 임피던스 상태로 전환됩니다., 고전압 펄스를 접지로 전환하고 백엔드 칩을 보호합니다..
2.1 TVS 레이아웃의 황금률
기생 인덕턴스는 TVS 성능의 가장 큰 적입니다.. TVS 핀 자체의 기생 인덕턴스를 포함하여 회로의 기생 인덕턴스가 클램핑 전압에 영향을 미칩니다. (VC) ESD 또는 서지가 발생할 때 백엔드 IC에서.
TVS의 보호 효과는 다음 공식을 따릅니다.: VCL = VBR + RD × IPP. 그 중:
- RD는 TVS 자체의 기생 용량입니다.; RD 값이 작은 제품은 클램핑 전압이 더 좋고 IC를 더 효과적으로 보호할 수 있습니다..
- IPP는 테스트 순간 동안 TVS를 통과하는 전류입니다..
TVS의 보호 효과를 극대화하기 위해, 접지 연결을 최대한 짧게 하고 TVS를 ESD 소스에 최대한 가깝게 배치해야 합니다.. 이는 EMI를 최소화할 뿐만 아니라 (전자기 간섭) PCB에 있지만 다른 경로와의 결합도 줄어듭니다.. 응답 시간이 1ns 미만인 TVS 장치를 선택하면 고속 인터페이스에 대한 최적의 보호가 제공되며 이는 PCBA에 매우 중요합니다. (인쇄 회로 보드 어셈블리) 신뢰할 수 있음.
3. PCB 레이아웃 및 접지: ESD 보호의 기초
합리적인 PCB 레이아웃 및 접지 설계는 ESD 보호의 초석입니다.. 추가 보호 구성 요소 없이도, 제품의 ESD 내성을 크게 향상시킬 수 있습니다..
3.1 PCB Layout의 핵심
- 고속 신호 라인은 보드 가장자리에서 ≥3mm 떨어져 있어야 합니다., 저주파에 민감한 신호는 ≥2mm 떨어져 있어야 합니다..
- 클록 라인 및 리셋 라인과 같은 중요한 신호는 접지로 둘러싸여야 합니다. (접지 차폐). 양쪽에 접지선을 배치하고 50mm마다 접지 비아를 추가하십시오..
- 노출된 모든 금속 인클로저는 직접 접지를 통한 저임피던스 루프 형성을 방지하기 위해 1MΩ 저항기를 통해 단일 지점 접지되어야 합니다..
- 사용자 접촉 부품 사이에 ≥5mm의 연면 거리를 유지해야 합니다. (버튼이나 손잡이 같은) 그리고 메인보드. 등전위 연결을 달성하려면 전도성 폼이나 금속 스프링을 사용하세요..
- 스파크 갭 설정 (0.2mm~0.5mm 간격으로) 커넥터의 Pin1 위치와 금속 인클로저의 접지 지점. 이러한 조치는 ESD 전류를 효과적으로 유도하여 안전하게 방전하고 민감한 회로의 손상을 방지할 수 있습니다..
3.2 PCB 접지 설계 원칙
복층 설계 시 또는 다층 PCB, 완전하고 넓은 면적의 접지면을 확보하려고 노력하십시오.. 완전한 접지면은 넓은 평원과 같습니다. ESD 에너지를 빠르게 흡수하고 분산시킬 수 있습니다., 에너지가 한 지점에 축적되는 것을 방지. 동시에, TVS 다이오드에 효율적인 방전 경로를 제공합니다..
PCB 레이아웃 중, 접지 네트워크를 구리로 채우고 접지 구리가 보드의 빈 영역을 많이 덮도록 합니다. (흔적도 없이) 가능한 한. 모든 외부 인터페이스용 (USB 포트, DC 전원 소켓 등), 고전압 커패시터를 통해 또는 직접적으로 금속 인클로저를 보드의 접지에 연결하십시오.. 이쪽으로, ESD는 회로에 들어가기 전에 먼저 인클로저를 통해 전환되어 인터페이스 수준에서 PCB ESD 보호를 강화합니다..
4. 적층 공정: 다층 PCB의 내부 보호 장벽
다층 PCB에서, 라미네이션 공정의 품질은 보드의 내부 ESD 보호 기능과 직접적인 관련이 있습니다.. 두 도체 층 사이의 유전체가 너무 얇은 경우, 고전압 ESD는 쉽게 고장날 수 있습니다., 영구적인 손상을 일으키는.
4.1 프리프레그의 핵심 역할
프리프레그 (사전 함침된 복합 재료) 다층 PCB에서 층간 절연 유전체 역할을 합니다.. 정밀한 제조공정으로 관리되는 “기능성 복합재료”입니다., 수지가 "B스테이지 반경화 상태"인 것이 핵심 특징이며, 이는 다층 기판 적층을 실현하는 데 중요한 특성입니다..
프리프레그는 물리적인 결합뿐만 아니라 세 가지 효과를 동시에 제공합니다.: 전기 절연 + 구조적 지지. 절연 성능과 유전 특성은 PCB의 전기적 신뢰성을 직접적으로 결정합니다.: 경화 후, 체적 저항률은 ≥101⁴Ω·cm입니다., 항복 전압 저항은 ≥20kV/mm입니다., 층간 누출을 차단할 수 있는 이 제품은 ESD로 인한 층간 손상을 방지하는 데 중요합니다..
Prepreg의 핵심 매개변수는 다음과 같습니다.:
- 수지 함량 (RC%): 일반적으로 50%~70%, 층간 결합 강도와 유전층 두께를 결정하는 방법.
- 유동성: 15~30mm.
- 유리전이온도 (Tg): 일반적으로 150~200℃.
- 유전 상수 (DK): 4.2일반 FR-4 프리프레그의 경우 ±0.2.
4.2 적층 공정의 품질 관리
라미네이션 품질을 보장하려면, 열팽창 계수 (CTE) Prepreg의 재질은 FR-4 코어 보드 및 구리 포일과 일치해야 합니다.. Z축 CTE 편차가 5ppm/℃를 초과하는 경우, 온도 사이클링 중에 층간 균열이 발생할 가능성이 높습니다..
라미네이션 중:
- 중간층 온도가 80~130℃일 때, 캐리어 플레이트의 최상층과 중간층 사이의 온도 차이는 25℃를 초과해서는 안 됩니다., 가열 속도는 1.3~5℃/min을 초과하지 않아야 합니다..
- 온도가 85±5℃에 도달하면, 저압에서 중압으로 전환하는 시간을 결정합니다..
- 온도가 110±5℃에 도달하면, 중압에서 고압으로 전환되는 시간을 결정합니다..
현대 PCB 제조 분야, 진공 프레스 기술로 라미네이션 품질이 크게 향상되었습니다.. 진공 환경은 기포와 공극의 형성을 방지합니다., Prepreg 수지의 균일한 흐름과 충전을 보장하여 ESD 파손에 대한 다층 PCB의 저항력을 강화합니다..
5. 고급 프로세스 및 품질 검증
전자소자가 고주파, 고밀도화로 발전함에 따라, ESD 보호는 새로운 과제에 직면해 있으며 더욱 발전된 프로세스 솔루션이 필요합니다..
5.1 특수 애플리케이션을 위한 프로세스 개선
- 고주파 통신 시나리오: 저밀도 프리프레그 (Dk=3.48±0.03, Df<0.004) 28GHz/77GHz 신호 전송 요구 사항을 충족하는 동시에 안정적인 절연 보호 기능을 제공합니다. 이는 5G 또는 자동차 레이더 PCB에서 신호 무결성 및 ESD 저항을 유지하는 데 중요합니다..
- 두꺼운 구리판 (≥3oz): “더블레이어 저수지 프리프레그 적층” 채택 (52%레이어당 ±1%, 총 수지 함량 56%) 8MPa 고압 라미네이션과 결합. 이는 유전체층의 항복 전압 저항을 3,500V까지 증가시켜 전력 관련 PCB에 대한 ESD 보호를 강화할 수 있습니다..
- HDI (고밀도 상호 연결) 무대: 저유동성 프리프레그 필요 (18±2mm) + 0.075mm 마이크로비아 수지 오버플로 문제를 해결하기 위한 진공 라미네이션. 이러한 특수 공정 처리는 제품 성능을 향상시킬 뿐만 아니라 회로 기판의 내부 ESD 보호 기능도 향상시킵니다..
5.2 품질 검증 및 테스트 표준
폐쇄 루프 품질 검증 시스템은 PCB ESD 보호 기능을 보장하는 데 중요합니다.. 그것은 다음을 포함합니다:
- 입고검사: 적외선 분광계를 사용하여 휘발성 함량을 테스트하고 유전체 분광계를 사용하여 Dk/Df 안정성을 확인합니다..
- 공정 모니터링: 라미네이션 중 온도 및 압력 데이터를 실시간으로 수집.
- 완제품 검증: 층간 박리 강도 테스트 및 절연 저항 테스트 수행.
최종 ESD 보호 검증은 다음을 충족해야 합니다. IEC61000-4-2 수준 4 기준, 즉., 접촉 방전 테스트는 최대 ±8kV, 공중 방전은 최대 ±15kV. 테스트 후, 다음 기준을 충족해야 합니다.:
- 신호 무결성 (아이 다이어그램 오프닝 >70%).
- 비트 오류율 (<1×10^-12).
- 작동 전류 변동 (<± 5%).
- 재설정 시간 (0 횟수/테스트 주기).
오늘날의 칩 제조 공정은 점점 더 정교해지고 있습니다., 하지만 이것이 ESD에 대한 경계심을 낮출 수 있다는 의미는 아닙니다.. 반대로, 회로 크기가 줄어들고 작동 전압이 감소함에 따라, 구성 요소가 정전기 방전에 더욱 민감해집니다..우수한 PCB 엔지니어는 초기 설계 단계에서 ESD 보호를 고려합니다., 제품의 "DNA"에 보호 조치를 통합합니다.. 이는 기술적인 문제일 뿐만 아니라 책임감과 전문성에 대한 테스트이기도 합니다. 최고의 결함 수리는 애초에 결함이 발생하지 않도록 방지하는 것이기 때문입니다..
