소개: 대부분의 엔지니어가 절대 묻지 않는 질문
세계에서는 고속 PCB 설계, 임피던스 제어 모두가 이야기하는 주제입니다, 그러나 진정한 주인은 거의 없다. 모든 레이아웃 엔지니어는 신호 경로에서 예상치 못한 임피던스 불연속이 나쁜 소식이라는 것을 알고 있습니다.. 우리 모두는 우리의 고속 PCB 꾸준한 유지를 위한 링크, 처음부터 끝까지 일정한 임피던스 - 50 단일 종단의 경우 옴 또는 100 차동 트레이스에 대한 차동 옴.
하지만 현실은 결코 그렇게 단순하지 않다. 완전한 고속 신호 경로에는 트레이스뿐만 아니라 비아도 포함됩니다., 커넥터, 케이블, AC 커플링 커패시터, BGA 솔더볼, 그리고 다른 구조. 이들 각각은 잠재적인 임피던스 불연속성을 초래합니다.. 한편으로, 우리는 최적화에 상당한 노력을 투자합니다. 반면에, 우리는 불연속성이 필연적으로 고속 링크 성능에 어느 정도 영향을 미칠 것이라는 점을 받아들여야 합니다..
그러나 대부분의 엔지니어들이 진지하게 생각해 본 적이 없는 질문이 하나 있습니다.:
링크에 임피던스가 낮은 지점이 있어야 하는 경우, 어디에 놓을지 선택할 수 있습니다. 어디에 놓을까요??
송신기에 가깝습니다.? 수신기에 가깝습니다.? 바로 중간에? 심지어 차이가 있나요??
오늘, 우리는 25Gbps 링크의 시뮬레이션 데이터로 이 질문에 답할 것입니다..
1. 임피던스 불연속성의 물리적 특성
시뮬레이션에 들어가기 전에, 임피던스 불연속성이 신호 품질을 저하시키는 이유를 이해해야 합니다..
전송선의 특성 임피던스는 단위 길이당 인덕턴스와 커패시턴스에 의해 결정됩니다.:
어디엘 단위 길이당 인덕턴스이고기음 단위 길이당 정전용량. 신호가 전송선을 따라 임피던스 변화를 겪을 때, 신호 에너지의 일부가 소스로 다시 반사됩니다.. 반사 계수는 다음과 같이 주어진다.:
어디지L은 부하 임피던스이고지0 특성 임피던스는. 언제지엘 ≠지0, C ≠ 0, 그리고 반성이 일어난다.
마이크로스트립 구조용, 특성 임피던스는 IPC-2141 표준을 따릅니다.:
여기서 ε*r*은 보드 재료의 유전 상수입니다., 시간 유전체 두께입니다, 그리고w 흔적 너비입니다. 트레이스 폭의 변경, 기준면 불연속, 또는 유전 상수의 변화가 순간 임피던스를 직접적으로 변경합니다..
IPC-2251에 따르면, 디자인이 들어가네요 “고속” 신호 상승 시간이 충분히 짧아서 전송선을 집중 요소가 아닌 분산 매개변수 요소로 처리해야 하는 경우 도메인. IPC-2251은 또한 트레이스 길이가 임계 길이(일반적으로 상승 시간 동안 신호 전파 거리의 1/10)를 초과하는 경우 제어된 임피던스 설계가 필수가 된다고 명시합니다.. 25Gbps에서, 신호 상승 시간은 일반적으로 20 에게 30 피코초, 임계 길이는 대략 3 에게 5 밀리미터. 이는 거의 모든 트레이스에 세심한 임피던스 관리가 필요함을 의미합니다..
IPC-2141은 고속 PCB 채널 전반의 임피던스 편차가 다음 범위 내에서 유지되어야 한다고 규정합니다. 5%, 필요한 중요한 채널이 있는 경우 3% 또는 더 나은. 하지만, IPC-2141A는 또한 실제 설계에서 임피던스 불연속성을 완전히 제거하는 것이 비현실적이라는 점을 인정합니다., 커넥터, 패드는 본질적으로 기생 커패시턴스와 인덕턴스를 발생시킵니다..
2. 시뮬레이션 설정: 5인치 25Gbps 링크
임피던스 낮은 지점을 어디에 배치해야 하는지에 대한 질문에 대답하려면, 우리는 5인치를 만들었어요 (약 127 mm) 25Gbps로 실행되는 고속 전송 링크.
기준 사례: 우리는 먼저 임피던스 불연속성이 없는 이상적인 링크를 구축했습니다. 전체 링크는 완벽한 100Ω 차동 전송 라인이었습니다.. 우리는 송신기와 수신기 칩에 활성 모델을 할당했습니다.. 송신기가 25Gbps PRBS를 보냈습니다. (의사 난수 이진 시퀀스) 5인치 링크를 통해 수신기로의 패턴.
시뮬레이션 결과: 기준선 아이 다이어그램은 다음과 같은 눈 높이를 보여줍니다. 360 mV. 이 번호를 기억해 두십시오. 이는 우리의 역할을 합니다. “만점” 모든 후속 비교에 대한 참조.
테스트 케이스: 그런 다음 링크에 고정 임피던스 낮은 지점을 도입했습니다. (비아 또는 커넥터로 인한 임피던스 저하 시뮬레이션). 우리는 이 최저점을 네 가지 다른 위치에 배치했습니다.: 1 인치, 2 신장, 3 신장, 그리고 4 송신기로부터 인치. 다른 모든 링크 매개변수는 동일하게 유지되었습니다..
3. 시뮬레이션 결과: 위치 차이가 놀랍습니다
네 가지 위치에 대한 시뮬레이션 결과는 아래에 요약되어 있습니다.:
| 임피던스 낮은 지점 위치 | 수신기 눈 높이 |
|---|---|
| 최저점 없음 (기준선) | 360 mV |
| 1 송신기로부터 인치 | 186 mV |
| 2 송신기로부터 인치 | 249 mV |
| 3 송신기로부터 인치 | 271 mV |
| 4 송신기로부터 인치 | 298 mV |
데이터 해석:
- 1-인치 위치: 눈 높이가 다음에서 떨어졌습니다. 360 mV ~ 186 mV—a48.3% 절감. 신호가 마진의 거의 절반을 잃었습니다..
- 2-인치 위치: 눈 높이가 다음으로 회복되었습니다. 249 mV—a33.9% 개선 1인치 케이스보다.
- 3-인치 위치: 눈 높이에 도달함 271 mV—a45.7% 개선 1인치 케이스보다.
- 4-인치 위치: 눈 높이에 도달함 298 mV—a60.2% 개선 1인치 케이스보다, 그리고1.6 타임스 최악의 경우 배치의 눈 높이.
동일한 임피던스 낮은 지점, 링크를 따라 다른 위치에 배치됨, 완전히 다른 아이 다이어그램 결과 생성. 이 결과는 대부분의 엔지니어의 직관을 뛰어넘을 가능성이 높습니다..
4. 왜 이런 일이 발생합니까?? 물리적 메커니즘
동일한 임피던스 불연속성이 송신기에 가까울 때와 수신기에 가까울 때 왜 이렇게 다른 효과가 발생합니까?? 여러 가지 물리적 메커니즘이 작동 중입니다.:
1. 다중 반사 중첩
신호가 임피던스 낮은 지점에 도달할 때, 에너지의 일부가 송신기쪽으로 다시 반사됩니다.. 이 반사파는 뒤로 이동한다, 송신기에서 다시 반사됩니다., 그런 다음 앞으로 전파되어 후속 신호 기호와 중첩됩니다.. 임피던스 낮은 지점이 송신기에 가까운 경우, 왕복 지연이 짧다, 반사파는 다음 데이터 비트와 빠르게 겹칩니다., 심각한 기호 간 간섭을 유발함 (ISI). IPC-2251 신호 무결성 지침에 따름, 반사 손실은 이하로 유지되어야 합니다 -20 반사 영향을 최소화하기 위한 dB.
2. 신호 감쇠 누적
신호가 전송선을 따라 전파됨에 따라, 두 도체 손실로 인해 어려움을 겪습니다. (피부 효과) 유전 손실. 피부 깊이는 다음과 같이 주어진다.:
여기서 Ω는 각주파수입니다., μ는 투자율, σ는 전도도. 기가헤르츠 주파수에서, 피부 깊이는 수 마이크로미터에 불과합니다., 도체 손실이 급격히 증가합니다.. 임피던스 불연속성에 도달하기 전에 신호가 더 오래 이동할수록, 이미 잃어버린 에너지가 더 많을수록— 다시 반사되어 간섭을 일으키는 데 더 적은 에너지가 남아 있습니다..
이것이 바로 임피던스 낮은 지점이 송신기에서 더 멀리 배치된 이유입니다. (더 많은 신호 감쇠가 발생한 후) 아이 다이어그램에 미치는 영향은 더 적습니다.불연속성 자체는 변하지 않았어; 거기에 도착하는 신호는 단순히 “힘” 왼쪽.
3. 상승 시간 및 반사의 시간적 중첩
신호 상승 시간이 짧을수록, 반사파가 시간 영역의 주 신호와 겹칠 가능성이 높습니다.. 25Gbps에서, 단위 간격 (UI) 전용입니다 40 피코초. 반사 지연은 동일하거나 인접한 기호 내에서 간섭을 일으킬 수 있습니다.. 임피던스 낮은 점이 송신기에 가까울 때, 반사파는 빠르게 되돌아오고 후속 기호와 더 심각하게 겹칩니다..
5. 디자인의 의미: 임피던스 불연속성을 어디에 배치해야 합니까??
위의 시뮬레이션 결과와 물리적 분석을 바탕으로, 우리는 다음과 같은 디자인 지침을 도출할 수 있습니다:
원칙 1: 불연속성을 제거할 수 없는 경우, 수신기에 최대한 가깝게 배치하세요..
시뮬레이션 데이터는 25Gbps 링크에서 송신기 근처에서 수신기 근처로 임피던스 불연속성을 이동하면 눈 높이를 향상시킬 수 있음을 명확하게 보여줍니다. 186 mV ~ 298 mV— 성능 격차 60% 동일한 임피던스 낮은 지점에 대해, 순전히 배치를 기준으로.
원칙 2: 송신기 근처의 임피던스 연속성을 우선시합니다..
송신기 근처 영역은 신호의 에너지가 가장 많은 곳입니다.. 여기서 임피던스 불연속성은 파괴 가능성이 가장 큰 반사를 유발합니다.. 그러므로, BGA 패드와 같이 임피던스 불연속성을 유발할 수 있는 구성 요소, 비아, AC 커플링 커패시터 - 가능한 한 송신기에서 멀리 배치해야 합니다.. 대안으로, 송신기 근처의 비아에 백 드릴링을 적용하고 패드 방지 치수를 최적화합니다..
원칙 3: 시뮬레이션을 사용하여 배치 안내.
서로 다른 데이터 속도와 서로 다른 링크 길이로 인해 임피던스 불연속성에 대한 최적의 위치가 달라질 수 있습니다.. 설계 단계에서, HyperLynx와 같은 SI 시뮬레이션 도구를 사용하여 매개변수 스윕을 수행하고 다양한 배치 옵션에 대한 아이 마진을 정량적으로 평가합니다.. 데이터를 통해 결정을 내리세요.
원칙 4: 전체 링크의 임피던스 프로필에 주의를 기울이십시오..
IPC-2141은 임피던스 제어가 단지 목표 값을 충족하는 것이 아니라 전체 신호 경로를 따라 즉각적인 임피던스 연속성을 유지하는 것임을 강조합니다.. TDR 사용 (시간 영역 반사 측정법) 임피던스 프로파일링을 수행하려면 PCB 모든 불연속 위치와 그 크기를 식별합니다.. 특성 임피던스 테스트 절차는 IPC-TM-650 2.5.5.7a를 따르십시오..
6. 결론
임피던스 불연속성은 고속 PCB 설계에서 피할 수 없는 현실입니다.. 그러나 우리의 시뮬레이션 실험에서 알 수 있듯이: 동일한 임피던스 낮은 지점, 링크를 따라 다른 위치에 배치됨, 다음과 같은 효과를 가질 수 있습니다. “재앙적인” 에게 “허용 가능” — 그리고 이러한 결과의 차이에 따라 25Gbps 프로젝트가 첫 번째 스핀에서 성공하는지 아니면 세 번의 보드 수정이 필요한지 여부가 결정될 수 있습니다..
다음번에는 via를 배치해야 합니다., 커넥터, 또는 고속 PCB 레이아웃의 커패시터, 5분만 더 시간을 내어 스스로에게 물어보세요: 이 임피던스 불연속성은 실제로 올바른 위치에 있습니까??
물론, 이상적인 시나리오는 항상임피던스 불연속성이 전혀 없음. 하지만 현실 세계에서는, 언제 “완전” 달성할 수 없다, “올바른 위치 선택” 최선의 해결책입니다.
PCB 임피던스 제어용, 신호 무결성 시뮬레이션, 및 고속 PCB 설계 및 제조 서비스, 무료 디자인 검토를 위해 당사 기술팀에 문의하세요. (무료 DFM 검토) 및 임피던스 제어 견적. 원스톱으로 제공해드립니다 PCB 시뮬레이션부터 양산까지 솔루션 제공.
데이터 소스:
- IPC-2141A고속 제어 임피던스 회로 기판 설계 가이드, IPC — 전자 산업 연결 협회
- IPC-2251고속 전자 회로 패키징을 위한 설계 가이드, IPC — 전자 산업 연결 협회
- IPC-TM-650 2.5.5.7a특성 임피던스 테스트 방법, IPC — 전자 산업 연결 협회
- 이 기사의 시뮬레이션 데이터는 PRBS 패턴을 사용하는 25Gbps 액티브 링크 시뮬레이션 모델을 기반으로 합니다., 5-인치 FR-4 전송선, 100-옴 차동 임피던스.
