การออกแบบพีซีบี, การผลิต, พีซีบี, พีอีซีวีดี, และการเลือกส่วนประกอบด้วยบริการแบบครบวงจร

ดาวน์โหลด | เกี่ยวกับ | อ้าง | แผนผังเว็บไซต์

การวิเคราะห์ความล้มเหลวของตัวควบคุมการออกกลางคันต่ำ. - UGPCB

พีซีบีเทค

การวิเคราะห์ความล้มเหลวของตัวควบคุมการออกกลางคันต่ำ.

ในกระบวนการประกอบการยึดพื้นผิว PCBA, ชิ้นส่วนอิเล็กทรอนิกส์ต่าง ๆ มักจะล้มเหลว. วันนี้, เราจะแบ่งปันกรณีศึกษาเกี่ยวกับการวิเคราะห์ความล้มเหลวของตัวควบคุมเชิงเส้น 3A, อธิบายวิธีการมองข้ามพื้นผิวและระบุข้อผิดพลาดได้อย่างรวดเร็ว.

1) คำอธิบายความล้มเหลวของชิป: Vin ลัดวงจรลงกราวด์.

Vin ลัดวงจรลงกราวด์.

Vin ลัดวงจรลงกราวด์.

2) การวิเคราะห์ความล้มเหลวของอุปกรณ์: ชิปมีประสบการณ์ EOS (ไฟฟ้าเกินความเครียด) ความล้มเหลวตามที่ยืนยันโดยการทดสอบ IV โดยที่ Vin ลัดวงจรลงกราวด์.

การทดสอบ IV ยืนยันว่า Vin เกิดการลัดวงจร.

การทดสอบ IV ยืนยันว่า Vin เกิดการลัดวงจร.

ไม่พบความผิดปกติที่ชัดเจนในลักษณะที่ปรากฏหรือการสแกนด้วยเสียง, แต่การเอ็กซ์เรย์พบว่ามีความเสียหายจากการเผาไหม้ที่น่าสงสัย.

สงสัยจะถูกเผา.

สงสัยจะถูกเผา.

เมื่อเปิดฝาครอบออก, พบว่าความเหนื่อยหน่ายของ EOS ของชิปรุนแรงที่สุดที่พิน VCNTL มากกว่า Vin.

EOS ของชิปถูกไฟไหม้

EOS ของชิปถูกไฟไหม้

EOS ของชิปถูกไฟไหม้

EOS ของชิปถูกไฟไหม้

3) การวิเคราะห์สาเหตุที่แท้จริง: สงสัยว่าแรงดันไฟฟ้าเกินที่เกิดจาก VCNTL ทำให้ชิปทำงานล้มเหลว. พิน VCNTL ถูกกำหนดให้เป็นพินอินพุต, ซึ่งอาจทำให้เกิดความเครียดจากแรงดันไฟฟ้าเกินได้.

VCNTL ทำให้เกิดความเครียดทางไฟฟ้ามากเกินไปซึ่งนำไปสู่ความล้มเหลว

VCNTL ทำให้เกิดความเครียดทางไฟฟ้ามากเกินไปซึ่งนำไปสู่ความล้มเหลว

การวิเคราะห์เพิ่มเติมเผยให้เห็นว่าสัณฐานวิทยาของโลหะตามแนวเชื่อมต่อ VCNTL-VIN ดูเหมือนจะละลาย, และการวัดค่า IV ระหว่าง VCNTL และ VIN พบว่าเกิดการลัดวงจร. ดังนั้น, ชิปล้มเหลวเนื่องจากแรงดันไฟเกินที่แนะนำโดย VCNTL. การวิเคราะห์แผนภาพบล็อกลอจิกของชิปจับคู่ปรากฏการณ์ความล้มเหลวกับฟังก์ชันลอจิคัล.

แผนภาพลอจิกชิป

แผนภาพลอจิกชิป

การถอดชั้นบนสุดของโลหะออกให้ความกระจ่างว่าความล้มเหลวของชิปนั้นแท้จริงแล้วเกิดจากความเครียดจากแรงดันไฟฟ้าเกินที่ VCNTL นำมาใช้.

VCNTL ทำให้เกิดความเครียดทางไฟฟ้ามากเกินไปซึ่งนำไปสู่ความล้มเหลว.

VCNTL ทำให้เกิดความเครียดทางไฟฟ้ามากเกินไปซึ่งนำไปสู่ความล้มเหลว.

VCNTL ทำให้เกิดความเครียดทางไฟฟ้ามากเกินไปซึ่งนำไปสู่ความล้มเหลว.

VCNTL ทำให้เกิดความเครียดทางไฟฟ้ามากเกินไปซึ่งนำไปสู่ความล้มเหลว.

4) การยืนยันระดับคณะกรรมการ: หลังการวิเคราะห์, ได้รับการยืนยันแล้วว่าความเสียหายต่ออุปกรณ์ต่อพ่วงอื่นๆ บนบอร์ดทำให้เกิดแรงดันไฟฟ้าบนพิน VCNTL เกินค่าข้อมูลจำเพาะ. เพราะฉะนั้น, ชิปตัวนี้เป็น “เหยื่อ.”

EOS เป็นปรากฏการณ์ที่พบบ่อยที่สุดที่พบในการวิเคราะห์ความล้มเหลว. การระบุสาเหตุที่แท้จริงผ่านอาการความล้มเหลวของ EOS เป็นเรื่องที่ท้าทาย และนักวิเคราะห์ต้องมีการคิดเชิงตรรกะที่ชัดเจนและมีความรู้กว้างขวาง.

ก่อนหน้า:

ต่อไป:

ทิ้งคำตอบไว้

ฝากข้อความ