상상해 보세요 고속 PCB 바쁜 데이터 도시로서. 레이어 간에 신호를 전달하는 비아는 지하 터널과 같습니다..
IPC-2251의 업계 표준 근사값에 따름, 일반적인 스루홀 비아에는 사이에 기생 용량이 있습니다. 0.3 pF 및 0.8 pF. 신호 주파수가 초과되면 10 Gbps, 이 작은 숫자는 반사와 지연을 일으킬 수 있습니다.. 완벽하게 설계된 데이터 링크를 비트 오류 폭풍으로 바꿀 수 있습니다..
이 기사에서는 세 가지 물리적 차원에서 비아 기생 용량의 원인과 최적화 경로를 분석합니다.: 회로, 필드, 그리고 재료.
1. 커패시턴스 감쇠층 – 기하학적 치수를 제어하여 전기장 누출을 줄입니다.
비아 기생 커패시턴스의 물리적 기원은 비아 패드와 기준 접지층 사이의 결합에 있습니다..
전자기장의 관점에서, 패드와 접지면이 평행판 커패시터를 형성함. 기생 용량을 통해 줄이기 위해, 가장 직접적인 경로는 유효 플레이트 면적을 줄이는 것입니다..
업계 관행은 최소 환형 링 요구 사항을 따릅니다.. IPC-6012 클래스의 경우 3 높은 신뢰성, 외부 레이어 최소값은 다음과 같습니다. 2 밀, 내부 레이어는 다음과 같이 축소될 수 있습니다. 1 밀. 이러한 최소화 전략은 패드 직경을 줄이고 접지면과의 결합 영역을 효과적으로 압축합니다..
홀과 패드의 직경 차이를 늘리면 정전 용량을 줄이는 또 다른 경로가 제공됩니다.. 공식을 따라야 합니다:
패드 직경 = 드릴 직경 + 2 × 환형 링
Drilling typically accounts for 30%–40% of PCB 제작 비용. 그러므로, 치수 조정을 통해 경제적 제약과 긴밀한 조정이 필요함.
안티패드 치료용, 특정 레이어의 패드 주변의 구리를 제거하면 도체 사이의 공간 거리가 늘어납니다.. 하지만, 과도한 클리어런스는 인접한 트레이스에 혼선을 일으키고 참조 평면에서 불연속성을 유발할 수 있습니다..
2. 유전체 매개변수 레이어 – “신호 감속 구역” 재료 선택에서
기준 FR-4 소재 상대 유전 상수 Dk ≒ 4.2–4.8을 갖습니다. 1 GHz. ~에 10 GHz, the Dk value may drop by 5%–10%.
낮은 Dk 재료 (DK ≤ 3.5) 커패시턴스는 유전 상수에 정비례하므로 기생 커패시턴스를 통해 효과적으로 감소합니다.. 하지만, 이러한 재료는 비용이 더 많이 들고 가공이 더 까다롭습니다.. 일반 저속 회로용, 이 솔루션을 채택할 필요는 없습니다.. IPC-4101은 재료 선택의 기술적 경계를 정의합니다.. 고주파수 설계는 본 표준의 관련 슬래시 시트 사양을 참조해야 합니다..
3. 전자기 경계층 – 신호를 정밀하게 전달
스텁 길이를 통해 제어하는 것은 고속 병목 현상을 해결하는 데 중요한 방법입니다..
백 드릴링을 위한 엔지니어링 임계값
을 위한 10 Gbps 이상의 SerDes 채널, 스텁 길이가 초과됨 10 밀 (~에 대한 0.254 mm) 관찰 가능한 삽입 손실 노치가 발생할 수 있음. 상업용 백 드릴링 공정은 스터브 길이를 안정적으로 제어할 수 있습니다. 4 밀과 8 밀 (0.1 mm to 0.2 mm).
비아 스텁은 개방형 전송선 스텁 역할을 합니다.. 스터브 길이가 유전체 유도 파장의 1/4과 같을 때, 그것은 높은 Q 계열 공명을 자극합니다.. 반사 손실 S11은 -8dB 이상으로 국지적으로 악화될 수 있습니다..
반사계수의 정량적 판단
반사계수 공식은 다음과 같습니다.:
C = (Z² − Z₁) / (Z투 + Z₁)
어디:
- Z₁ = 반사점 전 라인 임피던스
- Z₂ = 반사점 이후의 라인 임피던스
이상적인 경우, ㄷ → 0 반사 없이 완전히 흡수됨을 의미합니다.. C → ±1은 전반사를 의미합니다.. 비아가 추가 기생 매개변수를 도입하는 경우, Γ가 0에서 벗어남. 설계에서는 임피던스 제어를 통해 이 편차를 허용 가능한 범위 내로 유지해야 합니다..
배럴 벽 설계 원리를 통해
미세 구조 수준에서, 내경을 통해, 종횡비 (보드 두께 / 구멍 직경), 구리 도금 두께는 기계적 신뢰성을 통해 직접 결정됩니다.. 표준 구멍 벽 구리 두께 범위는 다음과 같습니다. 2.5 밀에서 3.0 밀. 구멍 직경에 대한 기계적 드릴링 한계는 다음과 같습니다. 6 밀 (0.15 mm). 레이저 드릴링은 도달할 수 있습니다 4 밀 (0.1 mm). 가로 세로 비율을 초과하는 경우 8:1, 도금 용액이 홀 중심을 완전히 관통할 수 없음, 공극이나 균열이 급격히 발생합니다..
블라인드 및 매립형 비아에 대한 비용 절충
블라인드 및 매립형 비아는 기생 용량을 감소시켜 1/3 또는 1/5 관통 구멍의. 하지만, 평방 인치당 제조 비용은 약 1.3 에게 2.0 스루홀 보드보다 몇 배 더 높음. Industry data shows that drilling accounts for 30%–40% of total PCB fabrication cost. 블라인드 비아는 프로세스 복잡성으로 인해 이 비율을 크게 증가시킵니다.. 이러한 시나리오에서만 블라인드/매장 비아를 사용하는 것이 좋습니다.: 시스템 데이터 속도 ≥56Gbps PAM4, HDI 높은 라우팅 밀도를 위한 모든 계층 상호 연결, 또는 관통 구멍을 수용할 수 없는 작은 포장 영역.
최적화 조치 요약
아래 표에는 원본 자료를 기준으로 모든 솔루션과 비용 영향이 요약되어 있습니다..
| 최적화 카테고리 | 구체적인 조치 | 비용 영향 |
|---|---|---|
| 차원 설계를 통해 | 패드 직경 감소; 홀과 패드의 직경 차이 증가 | 사소한 – 그러나 기계적 강도와 신뢰성에 주의하십시오. |
| 유전체 및 절연 설계 | 유전 거리 증가; 안티패드 제거; 낮은 Dk 재료 사용 | 중간에서 높음 – 낮은 Dk 재료 비용이 더 많이 듭니다. |
| 배치 디자인을 통해 | 접지면 가장자리에서 멀리 유지하십시오.; 인접한 도체에 대한 간격 제어 | 경미하지만 안전한 허가가 필요함 |
| 구조 선택을 통해 | 스텁 제거를 위한 백 드릴링; 블라인드/매장 비아 사용; 레이어 전환 횟수 줄이기 | 중간에서 높음 – 블라인드/매립 비아 비용은 스루홀 비용의 1.3~2.0배 |
최적화를 통해 고주파수에 대한 전문적인 지원을 받으세요
설계 팀이 고주파 신호에 대한 최적화 문제로 어려움을 겪고 있는 경우, 당신은 경험이 필요합니다 PCBA 공급업체. 우리는 정확한 임피던스 시뮬레이션 견적과 고수익 백 드릴링 샘플을 제공합니다.. 우리의 제조 능력은 IPC-6012 클래스를 충족합니다. 3 높은 신뢰성 표준 및 구조를 통해 성숙한 HDI 포함. 맞춤형 디자인 및 제조 지원을 요청하려면 버튼을 클릭하세요..
참고자료
[1] IPC-2251, 고속 전자 회로 패키징을 위한 설계 가이드, IPC, 2003.
[2] IPC-4101E/21, 경질 및 다층 인쇄 기판용 기본 재료 사양, IPC.
[3] IPC-6012D, 경질 인쇄 기판의 자격 및 성능 사양, IPC.
[4] IPC-D-317A4, 인쇄 기판 어셈블리의 설계 표준, IPC.
[5] IPC-TM-650, 테스트 방법 매뉴얼, IPC.
