소개
현장에서 PCB 설계, 구리 섬(격리된 구리 포일이라고도 함)을 처리하는 것만큼 많은 논쟁을 불러일으키는 주제는 없습니다., 죽은 구리, 또는 떠다니는 구리. 한 학파는 완전한 제거를 옹호합니다., 다른 사람은 특정 조건 하에서 선택적 보존을 주장합니다.. 이 논쟁은 근본적인 엔지니어링 문제를 반영합니다.: 전기적 성능과 제조 가능성 사이의 미묘한 균형.
PCB 구리 섬이란 무엇입니까??
에이 PCB 구리 섬은 어떤 네트에도 전기적으로 연결되지 않은 고립된 구리 호일 영역을 나타냅니다., 접지면, 또는 파워 플레인. 이러한 섬은 일반적으로 구리 주입 작업 중에 트레이스가 발생하는 경우 발생합니다., 비아, 또는 솔더 마스크 댐이 실수로 구리 영역을 분할함, 그리고 디자인 도구의 “섬을 제거하다” 기능이 활성화되지 않았습니다.
핵심 질문은 남아있다: 겉으로 보기에는 이것들이 “많은” 구리 조각은 제거되거나 유지됩니다.?
PCB 구리 섬의 위험: 무시할 수 없는 전기 위험
1. 안테나 효과 - 주요 EMC 원인
구리섬의 가장 심각한 위험은 바로안테나 효과. 섬의 길이를 초과하는 경우 1/20 잡음 주파수에 해당하는 파장의, 효율적인 수동 쌍극 안테나가 됩니다. 인접한 트레이스의 방사 잡음을 증폭하고 외부 전자기 간섭을 수신할 수 있습니다., 근처의 신호 라인에 다시 연결.
1개의 5G mmWave RF 보드 고장 분석에서, 구리 섬의 존재는 방사성 방출 테스트 실패의 직접적인 원인이 되었습니다., 전체 보드의 EMI 성능이 인증을 통과할 수 없게 만듭니다..
2. 기생 용량 - 숨겨진 신호 무결성 킬러
구리 섬은 인접한 신호 트레이스 및 전력선과 함께 기생 용량을 형성합니다.. 평행판 커패시턴스는 다음과 같이 주어진다.:
C = ε₀ × εᵣ × S / 디
어디:
- 기음 = 기생 용량 (패럿)
- e₀ = 진공 유전율 (8.85 × 10⁻¹² F/m)
- εᵣ = 유전체의 비유전율 (FR-4: 약 4.2–4.5)
- 에스 = 섬과 인접한 도체 사이의 중첩 영역 (m²)
- 디 = 이격거리 (중)
기생 용량은정비례 섬지역과반비례 간격에. 고주파 신호용, 이 기생 용량으로 인해 임피던스 불연속성이 발생합니다., 신호 반사, 가장자리 왜곡, 그리고 심한 경우에는, 논리 오류.
IPC-2221B는 모든 비기능적 구리 영역의 최소 치수가 ≥이어야 함을 명시적으로 요구합니다. 0.3 mm × 0.3 mm, 또는 다음을 통해 완전히 제거됩니다. “구리 삭제” 규칙.
3. 제조 신뢰성 위험
구리 섬은 생산 수율에 여러 가지 위협을 가함:
- 에칭 잔여물 위험: 절연된 구리는 불완전한 에칭이 발생하기 쉽습니다., 마이크로 단락을 일으킬 수 있는 구리 잔해가 남음 - 정기 검사를 통해 감지하기가 매우 어려운 결함.
- 솔더 브리징 위험: SMT 조립 중, 용융된 땜납이 섬을 따라 퍼질 수 있음, 인접한 패드 사이에 솔더 브리지 생성 - 미세 피치 구성 요소 근처에서 위험이 크게 증가합니다..
- CAF 실패 위험: 인접한 신호 레이어와 기준 평면 사이에 아일랜드가 있는 경우, 전도성 양극 필라멘트를 유도할 수 있습니다. (CAF) 습한 열 및 바이어스 조건에서 형성. 하나의 자동차 등급 ADAS 컨트롤러, 12 구리 섬 0.18 전력층의 mm²가 발생했습니다. 5% VDD-GND 누설 전류를 초과하는 보드 수 10 85°C/85%RH/1000시간 노화 후 μA.
구리섬의 긍정적인 역할: 제조 관점
이러한 위험에도 불구하고, 구리 섬은 특정 시나리오에서 실질적인 이점을 제공합니다..
1. 구리 밀도 균형 유지 및 PCB 휨 억제
PCB 변형은 HDI 및 다층 보드 제조에서 수율과 조립 신뢰성에 영향을 미치는 중요한 결함입니다.구리 밀도 비율 (CR) 정의됩니다:
CR = A_구리 / A_전체 × 100%
여기서 A_copper는 특정 지역 내의 구리 면적이고 A_total은 전체 지역 면적입니다..
IPC-2221B는 뒤틀림 억제를 위해 이를 권장합니다., 임의의 구리 밀도 비율 10 mm × 10 신호 레이어의 mm 영역은 다음과 같이 유지되어야 합니다.30% 그리고 70% , 인접한 지역의 차이는 다음과 같습니다.15 백분율 포인트.
열팽창 계수 (CTE) 구리의 양은 대략 17 ppm/°C, FR-4 기판의 Z축 CTE는 70~90ppm/°C입니다.. 라미네이션 냉각 중, 고밀도 구리 영역은 수축에 저항하는 반면 구리가 부족한 영역은 과도하게 수축합니다., 거시적 변형으로 나타나는 층간 굽힘 모멘트 생성.
IPC-6012는 다음과 같은 최대 변형을 요구합니다.0.75% 표면 실장 보드용.
사례 연구: 하나의 8레이어 서버 백플레인 설계, L2 신호 레이어의 로컬 구리 밀도는 12% 희박한 고속 차동 쌍 라우팅으로 인해, 인접한 L3 전원 플레인이 도달하는 동안 98% 밀도. 라미네이션 후, L2/L3 인터페이스가 전시되었습니다. 0.42 편향 mm 1.6 mm 두께의 보드, IPC 한도 초과.
2. 열 방출 및 구조 강화
구리의 열전도율 (약 385 w/(m·K)) FR-4를 훨씬 능가합니다. (약 0.3 w/(m·K)). 전용 열 구리를 라우팅할 수 없는 고밀도 설계에서, 작은 구리 섬을 선택적으로 유지하면 국지적 방열 면적을 늘리고 핫스팟 형성을 방지할 수 있습니다..
다음보다 얇은 보드의 경우 0.8 mm 또는 유연한 회로, 적절하게 분포된 구리 섬은 구조적 강도를 크게 향상시키고 변형이나 파손의 위험을 줄일 수 있습니다..
3. 생산비 절감
모든 구리 섬을 제거하려면 추가 에칭 또는 라우팅 단계가 필요합니다., 처리 시간 및 화학물질 소비 증가. 적당한 전기 요구 사항을 갖춘 저가형 소비자 PCB용, 작은 섬을 유지하면 제조 시간과 식각액 사용량을 줄일 수 있습니다..
엔지니어링 지침: “가능하면 연결하세요, 통관 보장, 큰 섬 제거”
구리 섬의 치료는 일률적인 접근 방식을 따라서는 안 됩니다.. IPC 표준 및 업계 관행을 기반으로 함, 다음과 같은 계층화된 전략이 권장됩니다.:
| 치료원리 | 적용 가능한 회로 유형 | 구체적인 접근 방식 | 주요 목적 |
|---|---|---|---|
| 완전한 제거 | 고속 회로, 정밀 아날로그, RF 회로 | 크기에 관계없이 모든 구리 섬을 제거합니다. | EMC 및 신호 무결성 보장 |
| 선택적 제거 | 저속 디지털, 가전제품 | 제거 기준점 설정; 가장자리 길이가 있는 아일랜드 제거 > 10 밀 (≈ 0.25 mm); 더 작은 섬을 유지하다 | EMC 제어로 스트레스 해소 균형 유지 |
| 특별보유 | 크고 두꺼운 보드, 초박형 보드, 플렉스 회로 | 분산된 작은 섬을 유지; 유지 ≥ 20 밀 (≈ 0.5 mm) 신호 트레이스 및 패드로부터의 여유 공간 | 응력 균형 및 구조적 무결성 보장 |
중요한 알림: 구리섬은 “섬” 접지가 어렵거나 불가능하기 때문에. 보존이 필요하다고 판단되는 경우, 아일랜드 크기를 확인하고 모든 인접 네트워크로부터 안전한 공간 확보. 업계 관행에서는 ≥의 최소 여유 공간을 권장합니다. 10 밀 (≈ 0.25 mm) 더미 구리와 신호 트레이스 사이. 더 큰 섬의 경우, 비아 또는 인접한 전원 플레인에 대한 연결을 통해 접지 우선 순위를 지정합니다..
결론
PCB 구리 섬은 둘 다입니다. “보이지 않는 살인자” EMC 및 신호 무결성과 “제조 도구” 뒤틀림의 균형을 맞추고 구조적 강도를 향상시킵니다.절대적인 옳고 그름은 없습니다. 단지 선택이 시나리오와 일치하는지 여부만 있을 뿐입니다..
- 고주파수 및 고속 설계용: 주저 없이 모든 구리섬을 제거하세요..
- 크고 두꺼운 보드 또는 얇고 유연한 보드용: 합리적으로 소규모로 유지, 통관 준수 섬.
이것이 모든 PCB 디자이너가 갖춰야 할 엔지니어링 지혜입니다..
고신뢰성 PCB/PCBA 설계 및 제조 서비스가 필요한 경우, 저희에게 연락주세요 PCB 공급업체 전문적인 기술 지원을 위한 팀과 PCB 인용하다. DFM 검토부터 양산까지 End-to-End 솔루션을 제공합니다., 전기적 성능과 제조 가능성 사이의 최적의 균형을 찾는 데 도움이 됩니다..
