ambalare a cipurilor
PCB IC & Ambalaj- Când vorbim despre viitorul tehnologiei purtabile, Cursul viitor al inovației tehnologice purtabile este clar. Este tare și clar că să reușești, Electronica purtabilă trebuie să fie mică și să funcționeze în continuare. Acest articol se concentrează pe cerințele pentru napolitană – cip de nivel – ambalare la nivel în SRAM .
Pentru a reduce amprenta la sol, și astfel spațiul general al bordului, microcontrolerele migrează către noduri de proces mai mici la fiecare generație. În același timp, acestea evoluează pentru a efectua operații mai complexe și mai puternice. Pe măsură ce operațiunile devin mai complexe, este o nevoie urgentă de a crește stocarea în cache. Din păcate, cu fiecare nou nod de proces, adăugarea cache-ului încorporat (SRAM încorporat) devine o provocare din mai multe motive, inclusiv SER mai mare, randament mai mic, și un consum mai mare de energie. Clienții au și cerințe SRAM personalizate. Pentru ca producătorii de MCU să furnizeze toate dimensiunile posibile ale memoriei cache, ar trebui să aibă un portofoliu de produse prea mare pentru a fi gestionat. Acest lucru a determinat necesitatea de a limita SRAM-ul încorporat pe miezul controlerului și de a o stoca în cache printr-o SRAM externă..
Cu toate acestea, deoarece SRAM extern ocupă o cantitate mare de spațiu pe placa PCB, utilizarea SRAM externă se confruntă cu provocarea miniaturizării. Datorită arhitecturii sale cu șase tranzistoare, reducerea dimensiunii SRAM-ului extern prin portarea SRAM-ului extern la un nod de proces mai mic va introduce aceleași probleme care au afectat SRAM-ul încorporat miniaturizat..
Acest lucru ne duce la următoarea alternativă la această problemă veche: reducerea raportului dintre ambalarea cipului și dimensiunea cipului în SRAM extern. De obicei, cipurile SRAM ambalate sunt de multe ori mai mari decât cipurile goale (până la 10 ori). O soluție comună la această problemă este să nu folosiți deloc cipuri SRAM încapsulate. Este logic să luați un cip SRAM (1/10 dimensiune) și apoi împachetați-l cu un cip MCU folosind ambalaje complexe cu mai multe cipuri (MCP) sau tehnologie de ambalare 3D (cunoscut și sub numele de ambalare SIP la nivel de sistem). Dar această abordare necesită investiții semnificative și este fezabilă doar pentru cei mai mari producători. Din perspectiva designului, acest lucru reduce, de asemenea, flexibilitatea deoarece componentele din SIP nu sunt ușor de înlocuit. De exemplu, dacă noua tehnologie SRAM este disponibilă, nu putem înlocui cu ușurință cipul SRAM în SIP. Pentru a înlocui oricare dintre chipsurile goale din pachet, întregul SIP trebuie re-autentificat. Recalificarea necesită reinvestire și mai mult timp.
Există așadar o modalitate de a economisi spațiu pe placă în timp ce excludeți SRAM-ul din MCU fără a pune MCP-ul în probleme? Revenind la raportul de dimensiune miez-cip, vedem loc pentru îmbunătățiri semnificative. De ce nu verifici dacă există un pachet care se potrivește strâns pe matriță? Cu alte cuvinte, dacă nu puteți despacheta, vă rugăm să reduceți scara de dimensiuni.
În prezent, cea mai avansată abordare este reducerea dimensiunii pachetului de cip prin utilizarea WLCSP (pachet la nivel de cip la nivel de napolitană). WLCSP se referă la tehnologia de tăiere a unităților individuale dintr-o napolitana în bucăți mici și apoi asamblarea lor într-un pachet. Dispozitivul este, în esență, un cip gol, cu un punct în relief sau un model de matrice sferică care nu necesită linii de legătură sau conexiuni de strat intermediar. In functie de specificatii, zona unui pachet la nivel de cip este de până la 20% mai mare decât cea a cipului. Procesul a atins acum un nivel inovator în care fabricile de producție pot produce componente CSP fără a crește suprafața cipului (cu doar o ușoară creștere a grosimii pentru a se potrivi cu denivelarea/sfera).
Numerele. Napolitana – pe – ambalare a cipurilor (Ulc) oferă cea mai avansată metodă de reducere a dimensiunii ambalajului gol – cip. WLCSP prezentat aici a fost dezvoltat de DECA Technologies și nu mărește aria cipurilor care îl compun. (Credit: DECA Technologies/ Cypress Semiconductor)
CSP are unele avantaje față de filmul neacoperit. Dispozitivele CSP sunt mai ușor de testat, mâner, asambla, și rescrie. De asemenea, au proprietăți de conductivitate termică îmbunătățite. Când nucleul este transferat la noduri de proces mai noi, este posibil să se reducă nucleul în timp ce se standardizează dimensiunea CSP. Acest lucru asigură că componentele CSP pot fi înlocuite cu o nouă generație de componente CSP fără complicații asociate cu schimbarea matriței.
Evident, aceste economii de spațiu sunt importante în ceea ce privește cererea de dispozitive portabile și electronice portabile. De exemplu, BGA cu 48 de bile folosit în memoria IC în multe dispozitive portabile astăzi are o dimensiune de 8mmx6mmx1mm (48mm3). Prin comparație, aceeași parte dintr-un pachet CSP măsoară 3,7 mm x 3,8 mm x 0,5 mm (7mm3). Cu alte cuvinte, puteți reduce volumul cu 85%. Aceste economii pot fi folosite pentru a reduce suprafața și grosimea PCB-urilor pentru dispozitivele portabile. Ca urmare, cererea de dispozitive bazate pe WLCSP de la wearable și Internet of Things (Iot) producătorii nu se limitează la SRAM, dar există o nouă cerere.
