Debuggen bis spät in die Nacht. Eine frisch zusammengebaute Stromplatine schaltet sich ein – und explodiert. MOSFETs zerbrechen. Spuren werden schwarz. Das Projekt gerät weiter in Verzug.
Zu viele PCB-Design Ingenieure kennen diese Szene nur zu gut.
Wenn Fehler auftreten, Ingenieure geben oft der Komponentenauswahl oder gefälschten Teilen die Schuld. Aber der eigentliche Schuldige liegt meist im PCB-Design selbst –unzureichende Hilfsstromkapazität, unzureichende Wärmeableitung, oder unsichere Sicherheitsabstände. Die Komponenten zeigen lediglich, was beim Design falsch gemacht wurde.
Dieser Leitfaden liefert umsetzbare Designregeln und kritische Parameter. Kein Flaum. Nur auf Standards basierende Praktiken, die funktionieren.
Kapitel 1: Aktuelle Kapazität verfolgen – Berechnen, Raten Sie nicht
Verbrannte Hochstromleiterbahnen gelten als die häufigste Fehlerart. Die Grundursache ist fast immer dieselbe: Du hast den Strom nicht richtig berechnet.
A Leiterplatte Die Strombelastbarkeit von Trace hängt von drei Faktoren ab: Spurenbreite, Kupfergewicht, und zulässiger Temperaturanstieg. IPC-2152, Standard zur Bestimmung der aktuellen Belastbarkeit im Leiterplattendesign, ist der einzige Industriestandard zur Bestimmung geeigneter interner und externer Leitergrößen auf Leiterplatten als Funktion der erforderlichen Strombelastbarkeit und des akzeptablen Leitertemperaturanstiegs.
Für Kupferleiterbahnen auf der Außenschicht, Die vereinfachte Formel lautet:
I = k × W^0,725 × T^0,44
Wo: I = Strom (A), W = Spurbreite (Mil), T = Kupfergewicht (oz), und k = Korrekturfaktor –0.048 für Außenschichten, 0.024 für Innenschichten.
Quelle: IPC-2152Standard zur Bestimmung der aktuellen Belastbarkeit im Leiterplattendesign (2009)
Bevorzugen Sie eine kurze Referenz? Hier ist die Nachschlagetabelle für die externe Ebene 1 Unzen Kupfer bei einem Temperaturanstieg von 10°C:
| Aktuell | Mindestbreite | Empfohlene Breite |
|---|---|---|
| 1A | 0.25 mm | 0.3 mm |
| 3A | 0.8 mm | 1.0 mm |
| 5A | 1.5 mm | 2.0 mm |
| 10A | 3.5 mm | 4.0 mm |
| 20A | 8.0 mm | 10.0 mm |
| 30A | 14.0 mm | 16.0 mm |
| 50A | 25.0 mm | 30.0 mm |
Kritische Erinnerung: Diese Werte gelten füräußere Schichtspuren. Innenschichten leiten die Wärme schlecht ab, Daher sinkt ihre aktuelle Kapazität auf etwa 50–60 % der externen Schichten.
Zur Auswahl des Kupfergewichts: 1 oz reicht unter 10A aus, 2 oz für 10–30A, 3–4 oz für 30–100 A.Über 100A, Stoppen Sie die Verlegung – verwenden Sie stattdessen Sammelschienen.
Eine nahezu kostenlose Technik: anwendenLötmaskenöffnungen auf Hochstromleiterbahnen, Anschließend die freigelegten Stellen verzinnen. Die Zinnschicht vergrößert den wirksamen Querschnitt und steigert die Stromkapazität um 30–50 %.
Kapitel 2: Wärmemanagement – Wärme nach außen leiten, Schnell
Hitze ist der schlimmste Feind der Leiterplatte –Jeder Anstieg um 10 °C halbiert die Lebensdauer des Elektrolytkondensators.
Die Berechnung der Sperrschichttemperatur folgt dem branchenüblichen Wärmewiderstandsnetzwerkmodell:
Tj = Ta + P × (Rjc + Rcs + Rsa)
Wo: Tj = Sperrschichttemperatur (sollte 125°C nicht überschreiten), P = Verlustleistung, Rjc = Wärmewiderstand zwischen Verbindungsstelle und Gehäuse (aus dem Datenblatt), und Rsa = Wärmewiderstand zwischen Kühlkörper und Umgebung.
Quelle: JEDEC-Wärmewiderstandsnetzwerkmodell (Standards der JESD51-Serie)
So platzieren Sie thermische Vias: Hier scheitern viele Designs. FR-4 hat eine Wärmeleitfähigkeit von lediglich 0,3–0,4 W/m·K, während Kupfer reicht 390 W/m·K-aFaktor von 1000 Unterschied. Ohne thermische Vias, Hitze kann nirgendwo hingehen.
| Parameter | Empfohlener Wert |
|---|---|
| Durchkontaktierungsdurchmesser | 0.3–0,5 mm |
| Über Tonhöhe | 1.0–1,5 mm |
| Über Fasskupfer | ≥25 μm |
| Abdeckung | ≥30 % der Fläche des Wärmeleitpads |
Warum Durchkontaktierungen klein halten?? Große Durchkontaktierungen leiten das Lot beim Reflow ab, Dies führt zu Hohlräumen und schwachen Verbindungen. A 0.3 mm Durchmesser bietet die beste Balance.
Kapitel 3: Luft- und Kriechstrecken – Sicherheit durch Design
Hochspannungslichtbögen sind kein Scherz. EntsprechendIEC 60950-1 / IEC 62368-1 (Verschmutzungsgrad 2):
| Stromspannung | Grundisolierung | Verstärkte Isolierung |
|---|---|---|
| Unter 50 V | 0.2 mm | 0.4 mm |
| 100V | 0.5 mm | 1.0 mm |
| 250V | 1.5 mm | 3.0 mm |
| 400V | 2.5 mm | 5.0 mm |
| 600V | 3.5 mm | 7.0 mm |
| 1000V | 6.0 mm | 12.0 mm |
Quellen: IEC 60950-1Informationstechnische Ausrüstung – Sicherheit; IEC 62368-1Audio/Video, Geräte der Informations- und Kommunikationstechnik – Sicherheit
Kritische Unterscheidung: Diese Werte repräsentierenFreigabe– die kürzeste Entfernung durch die Luft.Kriechen– der kürzeste Weg entlang der Dämmoberfläche – kann durch Staub und Feuchtigkeit stark beeinträchtigt werden.Spielautomaten (Routing a 1 mm+ Nut zwischen Hoch- und Niederspannungsbereichen) sind weitaus effektiver als einfach die Entfernung zu vergrößern.
Kapitel 4: Stackup – Die Grundlage, die alles entscheidet
Standardmäßiger 4-Lagen-Stromplatinenaufbau:
- Schicht 1: Signal + Stromspuren (obere Bauteilseite)
- Schicht 2: Solide Grundplatte (nicht spalten!)
- Schicht 3: Leistungsschicht (VCC / VBUS)
- Schicht 4: Signal + Stromspuren (Unterseite)
Warum muss Layer 2 gemahlen sein? Eine solide Grundplatte löst gleichzeitig drei Probleme: kürzeste Rückwege, beste Abschirmung, und größte Wärmeausbreitungsfläche.
Fortschrittlicher 6-Lagen-Aufbau: Signal – Boden – Leistung 1 – Leistung 2 – Boden – Signal. Zwei Masseebenen zwischen zwei Leistungsschichten sorgen für optimale EMI-Leistung.
Kapitel 5: Layout und kritische Schleifen
Layout-Reihenfolge: Leistungseingang → Eingangsfilterung → Leistungsumwandlung → Ausgangsfilterung → Last → Steuerschaltung (Halten Sie es von der Leistungsstufe fern)
Verlegen Sie immer zuerst die Stromschleife, dann die Steuersignale. Jeder, der es rückwärts macht, wird seine Tage damit verbringen, Überarbeitungen vorzunehmen.
Kritische Schleifen des Abwärtswandlers müssen minimiert werden– Der Bereich der Hochfrequenz-Schaltschleife sollte darunter bleiben 100 mm². Jede Halbierung der Schleifenfläche reduziert die Strahlung um etwa 10 % 6 db.
Der Switch-Knoten (SW-Knoten) erzeugt die heftigsten EMI auf der gesamten Platine: Halten Sie die Kupferfläche klein, Leiten Sie es weit entfernt von Feedback-Sinnspuren weiter, und fügen Sie bei Bedarf einen RC-Snubber hinzu (typische Werte: 10Oh + 1nf).
Für die Strommessung ist ein Kelvin erforderlich (4-Draht) Verbindung: Zwei Leiterbahnen führen den Strom, Zwei Spuren tragen das Sense-Signal. Die Messpunkte müssen an den Wurzeln des Widerstandspads beginnen – niemals vom Hochstrompfad abzweigen.
Kapitel 6: Checkliste vor der Produktion
Überprüfen Sie jeden Artikel. Überspringen Sie keine:
- Alle Hochstrom-Leiterbahnkapazitäten berechnet pro IPC-2152?
- Stromschleifenbereich minimiert?
- Thermische Durchkontaktierungsdichte ≥30 %?
- Hochspannungsfreigaben geprüft IEC 60950/62368?
- Isolationssteckplätze verlegt?
- Sensorwiderstand verwendet Kelvin-Verbindung?
- Der Switch-Knoten verfügt über einen RC-Snubber?
- Die Verbindungstemperatur liegt voraussichtlich unter 125 °C?
- Kupfertemperaturanstieg unter 40 °C berechnet?
- Die Fertigungswerkstatt kann das Kupfergewicht und die Leiterbahngeometrien verarbeiten?
Letztes Wort: Im High-Power-PCB-Design, Marge ist keine Verschwendung – Marge ist Überleben.
Für Beratung zum Hochleistungs-PCB-Design oder Leiterplatte Zitate zum Thema Prototyping, Für professionelle Unterstützung wenden Sie sich bitte an unser technisches Team.
Quellenangabe:
- IPC-2152 Standard zur Bestimmung der aktuellen Belastbarkeit im Leiterplattendesign (2009), IPC (Verband zur Verbindung der Elektronikindustrie)
- IPC-2221C Allgemeiner Standard für Leiterplattendesign (2023), IPC
- IEC 60950-1 Informationstechnische Ausrüstung – Sicherheit, Internationale Elektrotechnische Kommission
- IEC 62368-1 Audio/Video, Geräte der Informations- und Kommunikationstechnik – Sicherheit, Internationale Elektrotechnische Kommission
- JEDEC-Wärmewiderstandsnetzwerkmodell (JESD51-Serie), JEDEC Solid State Technology Association
