Le “Tueurs invisibles” Derrière la correspondance de longueur: Routez-vous vraiment correctement le DDR ??

Introduction: L’erreur de la correspondance parfaite des longueurs

Dans le Conception de circuits imprimés communauté, un mythe dangereux persiste: “Faites correspondre les longueurs de trace, et les problèmes de timing disparaissent.” De nombreux ingénieurs acheminent la DDR, Pie, ou d'autres bus à grande vitesse obsédés par l'esthétique serpentine. Ils célèbrent lorsque les erreurs de longueur physique tombent 5 milles. Mais lorsque les horloges système entrent dans la plage GHz et que les débits de données dépassent le seuil Gbps, un phénomène frustrant apparaît. Les longueurs physiques sont parfaitement adaptées. Pourtant, le timing du signal dérive. Le diagramme de l'œil se ferme.

Cet échec n'est pas un manque d'effort. C'est l'œuvre de tueurs invisibles : des effets physiques se cachent à l'intérieur. Stratifiés PCB, paquets de puces, et surfaces en cuivre. Aujourd'hui, nous disséquons les cinq pièges les plus négligés dans la correspondance de longueur à grande vitesse.

1. L’effet coin intérieur et l’effet peau: Pourquoi les électrons prennent la voie intérieure

Considérons une simulation classique. Deux traces de signal mesurent exactement 100 milles. L'un est hétéro. Les autres méandres. Quel signal arrive en premier au récepteur? L'intuition suggère que la ligne droite gagne. D'autres supposent qu'une longueur égale signifie une heure d'arrivée égale. La simulation prouve le contraire: la trace serpentine gagne.

Pourquoi cela arrive?

Aux hautes fréquences, la transmission du signal n'est pas seulement une dérive d'électrons. C'est la propagation des ondes électromagnétiques. À mesure que les fréquences augmentent, les électrons se comportent comme des pilotes de course automobile expérimentés. Ils recherchent automatiquement la voie intérieure, la voie ayant l'impédance la plus basse.. Pour les traces de largeur finie, les champs électromagnétiques forcent le courant à se concentrer le long du bord intérieur de chaque virage. Ce “effet de coin intérieur” raccourcit le chemin électrique réel par rapport à la ligne centrale géométrique.

C'est l'effet cutané en action. Selon la théorie électromagnétique, le courant alternatif se concentre sur les surfaces des conducteurs à mesure que la fréquence augmente. La profondeur de la peau (d) détermine cette pénétration.

La formule: δ = √(r / suis)

• Aux basses fréquences, le courant remplit toute la section transversale du cuivre.

• À 5 GHz, le courant ne circule qu'à quelques micromètres de la surface du cuivre.

Qu'est-ce que cela signifie? Si vous augmentez l'épaisseur du cuivre à 2 oz pour une résistance CC inférieure, les signaux haute fréquence ignorent vos efforts. Ils n'utilisent que la surface. Des traces plus larges offrent des “raccourcis de voie intérieure” dans les virages, créer des erreurs de timing plus importantes. Dans une conception extrêmement rapide, les traces trop larges deviennent un cauchemar de longueur.

2. À l'intérieur de la puce: La longueur cachée par le colis

Nous mesurons chaque millimètre de PCB tracer avec un pied à coulisse ou un logiciel. Mais prenons-nous en compte la distance parcourue par les signaux avant de quitter – et après être entrés – dans la puce ?? C'est un retard de broche.

Ouvrir un paquet de puces. À l'intérieur, la matrice se connecte aux broches ou aux billes via des fils de liaison microscopiques. Dans les packages BGA, le dé est placé au centre tandis que les billes couvrent toute la surface inférieure. Ces fils de liaison varient considérablement en longueur. Un signal peut voyager du bord de la matrice à la boule A1 via un fil court. Un autre peut provenir de près du centre de la matrice et traverser des traces internes complexes jusqu'à la boule B23..

Les fabricants de puces comme Intel l'indiquent clairement dans leurs documents sur les contraintes de temps: Calculs de synchronisation des E/S (tSU, ème) doit inclure des retards internes depuis la logique de base jusqu'aux broches du package.

L'équation de longueur correcte est:
L1 (retard interne à la puce A) + L2 (Trace de PCB) + L3 (retard interne à la puce B) = Constante

Si Disposition des circuits imprimés les ingénieurs font correspondre uniquement L2 tout en ignorant les variations de L1 et L3, les signaux arrivent à la puce à des moments différents, même avec des traces de carte parfaitement adaptées. Outils de simulation professionnels et conceptions clé en main (comme les mises en page de référence MTK) existent précisément pour rendre compte de ces différences internes. Forcer les ingénieurs à copier les positions de référence garantit une correspondance totale des délais.

3. L'effet Via: Pièges d'impédance entre les couches

Dans les conceptions multicouches, les vias sont incontournables. Mais les vias représentent les discontinuités d'impédance les plus typiques sur les lignes de transmission.. La recherche montre que les parasites dégradent gravement la qualité du signal.

Éléments parasites clés:

• Capacité parasitaire: Formé entre les via pads et les antipads.
  Formule approximative: C = 1.41 * e * T * D1 / (D2 – D1)
  Cela ralentit les fronts montants et augmente le délai.

• Inductance parasitaire: Inhérent à la structure via.
  Formule approximative: L = 5.08h * [LN(4h/j) + 1]
  Cela contribue au bruit de commutation simultané (Numéro de sécurité sociale) et le bruit du rail d'alimentation.

Le problème plus profond: talons et tampons non fonctionnels. Lorsqu'un signal entre sur la couche 1 et quitte sur le calque 3, la partie via inutilisée de Layer 3 superposer 8 devient un bout. Ce stub agit comme une antenne à grande vitesse, générer des reflets. Le forage arrière élimine l'excès de matériau de tronçon. Mais peu d'ingénieurs prennent en compte le retard supplémentaire provoqué par des pads non fonctionnels sur des couches inutilisées..

Meilleure pratique: Pour les groupes à haut débit comme DQS et DQ, appliquer des décomptes de couches et de vias identiques. N'ajoutez jamais de vias uniquement pour correspondre à la longueur : la discontinuité d'impédance détruit l'intégrité du signal plus rapidement qu'une inadéquation de quelques millimètres de longueur..

4. Différences de vitesse d'une couche à l'autre: La surface est-elle vraiment plus rapide?

Voici une idée fausse classique: “Les traces de surface sont plus rapides.” La vérité réside dans la constante diélectrique.

Vitesse du signal (V) dans le PCB est déterminé par la constante diélectrique (Est):
V = C / √Euh

Où C est la vitesse de la lumière (~11,8 po/ns ou 300,000,000 MS).

• Couche intérieure (Stripline): Signal entièrement intégré dans FR4. FR4 Er va de 4.2 à 4.5. La vitesse est à peu près la moitié de la vitesse de la lumière: 5.5–6 pouces/ns.

• Couche externe (Micrormenter): Le signal fait face à FR4 d'un côté, air (Est=1) de l'autre. Cela crée un “constante diélectrique efficace” (Ereff) inférieure à la valeur nominale de FR4. Résultat: propagation plus rapide, généralement 6,5 à 7 po/ns.

Si un bus de données DDR mélange les traces des couches externe et interne, même des longueurs physiques parfaitement adaptées produisent un décalage temporel important. Cette différence de vitesse doit être compensée par des règles de délai de propagation, pas une simple correspondance de longueur.

5. L'effet de tissage de verre: Nids-de-poule diélectriques invisibles

Enfin, un tueur microscopique que même les simulations ont du mal à capturer: l'effet de tissage de verre. FR4 n'est pas homogène. Il s'agit de fibre de verre tissée imprégnée de résine époxy. La fibre de verre a une constante diélectrique élevée (~6). La résine époxy est beaucoup plus faible (~3).

Lorsqu'une trace à grande vitesse est acheminée directement sur un faisceau de fibres de verre, la constante diélectrique en dessous diffère considérablement d'une trace située dans un “riche en époxy” zone. Cela provoque des variations minimes mais significatives de la vitesse de propagation sur le même bus.. Traces parallèles : une sur verre, un sur époxy – arriver à des moments différents .

Solutions:

1. De meilleurs matériaux: Utilisez des stratifiés haute vitesse en verre étalé ou en verre plat pour une distribution diélectrique plus uniforme.

2. Routage d'angles: Acheminer les bus critiques selon des angles (10° ou 45°) pour éviter de s'aligner avec la grille de tissage du verre .

Conclusion: De Trace Artist à Timing Doctor

Moderne Conception de PCB à grande vitesse a évolué. “Correspondance de longueur” n'est plus une course géométrique. Il s'agit d'une optimisation complexe impliquant la science des matériaux, théorie du champ électromagnétique, et emballage de semi-conducteurs. S'appuyer uniquement sur les lectures de longueur EDA, c'est comme les aveugles et l'éléphant.

La véritable intégrité du signal nécessite un “retard total” état d'esprit. Inclure les délais internes de la puce, via des talons, et les différences de matériaux couche à couche dans vos calculs. Lorsque des problèmes de timing inexpliqués surviennent, arrêter de dessiner. Commencez à étudier ces effets physiques plus profonds.

Si vous avez besoin d'un Fournisseur de PCB qui maîtrise ces complexités - ou si votre prochain projet à grande vitesse nécessite un devis pour une assistance experte en matière de fabrication et de conception - contactez notre équipe d'ingénierie. Nous ne construisons pas seulement des planches. Nous résolvons les défis de transmission de signaux du DC au GHz.